半導体装置の製造方法及び半導体装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：吉田茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-116081
公開番号（公開出願番号）：特開2000-307110
出願日： 1999年04月23日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】サリサイド化反応時におけるシリコン層中のドーパントとシリサイド層との相互作用を抑制して、所定の動作特性で確実に動作する半導体装置を提供する。【解決手段】シリコン層3,53のシリサイド層11,61側の表面近傍に窒素分布層3N,53Nを形成する。ソース/ドレイン領域9,59の形成のためのイオン注入時にシリコン層3,53中へもドーパントが注入されて、窒素分布層3N,53Nよりも深い領域にホウ素分布層3B又はリン分布層53Pが形成される。シリコン層3,53及びp+型層8,58を覆うようにコバルトを堆積し、サリサイド化反応によりシリサイド層11,61,10,60を形成する。窒素分布層3N,53N中の窒素によりホウ素及びリンによる上記相互作用が抑制されて、低抵抗のゲート電極5,55及び所定のしきい値を有するMOSトランジスタが製造される。

請求項（抜粋）：

(a)主面を有するシリコン基板を準備する工程と、(b)前記シリコン基板の前記主面の側に、少なくとも表面近傍に窒素を含み、且つ、層内に所定の導電型を有するドーパントが導入されたシリコン層を形成する工程と、(c)前記工程(b)の後に、前記シリコン基板の前記主面全体を覆うように金属層を形成する工程と、(d)前記金属層の内でシリコンと接する部分のみを選択的に且つ自己整合的にシリサイド化してシリサイド層を形成する工程とを備えることを特徴とする、半導体装置の製造方法。

IPC (6件)：

H01L 29/78 , H01L 21/265 , H01L 21/28 301 , H01L 21/8238 , H01L 27/092 , H01L 21/336

FI (6件)：

H01L 29/78 301 G , H01L 21/28 301 T , H01L 21/265 , H01L 21/265 Z , H01L 27/08 321 F , H01L 29/78 301 P

Fターム (67件)：

4M104AA01 , 4M104BB01 , 4M104BB20 , 4M104BB21 , 4M104BB22 , 4M104BB25 , 4M104BB26 , 4M104BB27 , 4M104BB28 , 4M104BB39 , 4M104CC01 , 4M104CC05 , 4M104DD04 , 4M104DD37 , 4M104DD43 , 4M104DD55 , 4M104DD66 , 4M104DD80 , 4M104DD84 , 4M104DD88 , 4M104DD89 , 4M104EE03 , 4M104EE14 , 4M104FF14 , 4M104GG09 , 4M104GG10 , 4M104HH04 , 4M104HH05 , 4M104HH16 , 5F040DA00 , 5F040DA01 , 5F040DA02 , 5F040DA06 , 5F040DA10 , 5F040DB03 , 5F040DC01 , 5F040EC01 , 5F040EC04 , 5F040EC05 , 5F040EC13 , 5F040ED03 , 5F040EF02 , 5F040EH02 , 5F040FA03 , 5F040FA05 , 5F040FA17 , 5F040FA19 , 5F040FB02 , 5F040FB04 , 5F040FC00 , 5F040FC15 , 5F040FC19 , 5F048AA07 , 5F048AA08 , 5F048AA09 , 5F048AC03 , 5F048BA01 , 5F048BB05 , 5F048BB06 , 5F048BB07 , 5F048BB08 , 5F048BB11 , 5F048BB12 , 5F048BC06 , 5F048BE03 , 5F048BF06 , 5F048DA25

前のページに戻る