特許

J-GLOBAL ID：200903096095704428

走査回路および画像表示装置

発明者： 久保田 靖 ,  加藤 憲一
出願人/特許権者： シャープ株式会社
代理人 (1件)： 原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平7-333693
公開番号（公開出願番号）：特開平9-182004
出願日： 1995年12月21日
公開日（公表日）： 1997年07月11日
要約：

【要約】【課題】 シフトレジスタが正常に動作することができ、且つシフトレジスタにおけるクロック信号線での消費電力を削減することができる走査回路、およびこの走査回路を画像表示の駆動回路に適用した画像表示装置を提供する。【解決手段】 複数段ずつ複数個のブロックに分割され、クロック信号に同期してデジタル信号を転送するシフトレジスタ1...と、デジタル信号が転送されるべきシフトレジスタを含むブロックにのみ選択的にクロック信号CKIを供給するクロック制御回路2とを備える。上記クロック制御回路2からブロックに供給されるクロック信号CKIは、該ブロックに隣接するブロックに供給されるクロック信号CKIに対して少なくとも1クロック分の重なりを有する。

請求項（抜粋）：

クロック信号に同期してデジタル信号を転送するシフトレジスタが、複数段ずつ複数個のブロックに分割されると共に、上記クロック信号が、ブロック単位で順次供給される走査回路において、デジタル信号が転送されるべきシフトレジスタを含むブロックにのみ選択的にクロック信号を供給するクロック制御回路を備え、上記クロック制御回路から上記ブロックに供給されるクロック信号は、該ブロックに隣接するブロックに供給されるクロック信号に対して少なくとも1クロック分の重なりを有することを特徴とする走査回路。

IPC (4件)：

H04N 5/66 102 ,  G02F 1/133 550 ,  G09G 3/20 ,  G09G 3/36

FI (4件)：

H04N 5/66 102 B ,  G02F 1/133 550 ,  G09G 3/20 R ,  G09G 3/36