特許

J-GLOBAL ID：200903096112007361

半導体装置及びその製造方法

発明者： 合田 明彦 ,  小田中 紳二
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-249080
公開番号（公開出願番号）：特開平6-104427
出願日： 1992年09月18日
公開日（公表日）： 1994年04月15日
要約：

【要約】【目的】 ホットキャリア耐性を高くし、素子動作を高速化すると同時にゲート電極と電極配線間の絶縁性を高める。【構成】 半導体基板1上にゲート絶縁膜2を介してゲート電極3が形成されており、ゲート電極3の側壁に設けたゲート側壁絶縁膜5を介して多結晶半導体からなるサイドウォール6が形成されており、ゲート側壁絶縁膜5の上部がその下部に比して厚く形成されている。この構成により、ゲート側壁絶縁膜5のバーズビーク構造によりゲート電極とソース間及びゲート電極とドレイン間の接合容量を減少し、素子の動作速度を高速化でき、サイドウォール6により飽和ドレイン電流を減少させることなくホットエレクトロンによる素子の劣化を防止できる。

請求項（抜粋）：

半導体基板上にゲート絶縁膜を介してゲート電極が形成されており、前記ゲート電極の側壁に設けたゲート側壁絶縁膜を介して多結晶半導体膜からなる側壁膜が形成されており、前記ゲート側壁絶縁膜の上部がその下部に比して厚く形成されている半導体装置。

IPC (2件)：

H01L 29/784 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 G ,  H01L 29/78 301 P