特許
J-GLOBAL ID：200903096152459877
データ処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
五十嵐 清
公報種別：公開公報
出願番号（国際出願番号）：特願平11-232555
公開番号（公開出願番号）：特開2001-056760
出願日： 1999年08月19日
公開日（公表日）： 2001年02月27日
要約：
【要約】【課題】 CPUのデータ処理のバージョンアップを可能とする。【解決手段】 格納済み情報の変更と情報の追加が可能なフラッシュメモリ5を設ける。フラッシュメモリ5にアドレス格納エリア12と関数格納エリア13を形成する。外部入力手段17を用いて変更・追加の関数の情報が外部入力されたときには、情報書き込み部11は、その変更・追加の関数の情報を関数格納エリア13に書き込む。アドレス変更制御部10は、上記情報格納エリア13の情報の変更・追加に伴ってアドレス格納エリア12のアドレスの変更・追加を行う。このように、フラッシュメモリ5にアドレス格納エリア12と関数格納エリア13を設けたので、アドレス格納エリア12のアドレス情報と関数格納エリア13の格納情報の変更・追加が可能となり、CPU4に変更後の所望の制御動作を行わせることが可能となる。
請求項（抜粋）：
CPUと、読み取り専用記憶部であるROMと、格納済み情報の変更と情報の追加格納が可能なフラッシュメモリとを有し、上記CPUは上記ROMとフラッシュメモリに格納されている情報を利用してデータ処理を行うデータ処理装置であって、上記フラッシュメモリは上記CPUのデータ処理に用いる情報のうちの予め定められた変更可情報を格納する情報格納エリアと、該情報格納エリアに格納されている情報のアドレスが少なくとも格納されるアドレス格納エリアとを有し、上記情報格納エリアに格納されている変更可情報の変更と上記情報格納エリアへの変更可情報の追加との少なくとも一方が行われたときに、その情報の変更・追加に伴って上記アドレス格納エリアのアドレスの変更・追加を行うアドレス変更制御部が設けられており、上記CPUのデータ処理に用いる情報の変更・追加が自在であることを特徴とするデータ処理装置。
Fターム (1件)：
引用特許：
前のページに戻る
