電圧供給回路および半導体不揮発性記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-099362
公開番号（公開出願番号）：特開平10-241388
出願日： 1997年04月16日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】抵抗素子による面積増大を抑えたプログラム電圧発生回路によって、ISPP法により効率良く不揮発性メモリのプログラムを行う。【解決手段】メモリ素子に対するデータプログラム動作がベリファイ読み出し動作をともなって複数回繰り返し実行される半導体不揮発性記憶装置であって、入力される昇圧制御信号で制御されながらプログラム電圧VPPを発生させる高電圧発生回路5aと、VPPを所定電圧だけ下げる電圧降下部5eおよび当該降下電圧を複数の抵抗R0 〜Rkによる複数の抵抗比のうち何れかにより分圧して検出電圧Vaを生成する抵抗分割部5fとを有する検出回路5cと、基準電圧レベルの基準電圧Vrefを発生させる基準信号発生回路5hと、VaとVrefレベル比較を行い、その比較結果C-outを昇圧制御信号として高電圧発生回路5aに出力する比較回路5gとを有する。

請求項（抜粋）：

入力される昇圧制御信号にもとづいて制御されながら電源電圧と異なるレベルの昇圧電圧を発生させる高電圧発生回路と、前記昇圧電圧のレベルを検出して検出電圧を生成する検出回路と、基準電圧レベルの基準電圧を発生させる基準電圧発生回路と、前記検出電圧と前記基準電圧とのレベルを比較し、その比較結果を前記昇圧制御信号として前記高電圧発生回路に出力する比較回路とを有する電圧供給回路であって、前記検出回路は、前記昇圧電圧を所定電圧下げる電圧降下手段と、当該電圧降下手段による降下電圧を、複数の抵抗による複数の抵抗比のうち何れかにより分圧して前記検出電圧を生成する抵抗分割回路とを有する電圧供給回路。

IPC (4件)：

G11C 16/06 , G11C 16/02 , H02M 3/00 , H02M 3/07

FI (4件)：

G11C 17/00 632 A , H02M 3/00 H , H02M 3/07 , G11C 17/00 611 A

前のページに戻る