特許
J-GLOBAL ID：200903096206960402
マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平4-169607
公開番号（公開出願番号）：特開平6-012292
出願日： 1992年06月26日
公開日（公表日）： 1994年01月21日
要約：
【要約】【目的】 マイクロコンピュータにおいて、内蔵するI/Oポートの端子状態をCPUの命令実行によらずに常時監視することで、CPUに負担をかけることなく、且つ直ちにI/Oポートの異常を検出する。【構成】 I/Oポート13は、ポート15のレベルとこのポート15に出力している信号レベルをラッチするポートラッチの保持値とを比較して、その比較結果を割り込み制御回路12に出力する。割り込み制御回路12は、その比較結果を割り込み信号としてCPU11に出力する。CPU11は、その割り込み信号を入力して所定の割り込み処理を実行する。
請求項（抜粋）：
中央処理装置と、割り込み制御回路と、I/Oポートとを有するマイクロコンピュータにおいて、前記I/Oポートは、外部の装置との接続点となるポートと、このポートの電位レベルを入力する入力バッファと、前記ポートに出力する信号を保持するポートラッチと、このポートラッチの出力と前記入力バッファの出力とを比較する比較手段と、この比較手段の結果を前記割り込み制御回路に出力する比較結果通知手段とを有し、前記割り込み制御回路は、前記比較結果通知手段の出力を入力して割り込み信号を前記中央処理装置に出力する手段を有することを特徴とするマイクロコンピュータ。
IPC (4件)：
G06F 11/30 305
, G06F 3/00
, G06F 11/00 320
, G06F 11/16 310
