特許
J-GLOBAL ID:200903096214115240

集積回路の形成方法

発明者:
出願人/特許権者:
代理人 (1件): 三俣 弘文
公報種別:公開公報
出願番号(国際出願番号):特願平6-268003
公開番号(公開出願番号):特開平7-169964
出願日: 1994年10月07日
公開日(公表日): 1995年07月04日
要約:
【要約】【目的】 ゲートの寸法をより小さくできるような集積回路の形成方法を提供することである。【構成】 本発明によれば、基板11の上に突起特徴物23を形成した後に、等方性エッチングプロセスにより、より小さな突起特徴物25にする。これにより、この突起特徴物25の長さMは、通常リソグラフプロセスにより得られるものよりも小さい。第1材料層13と、第2材料層19との間に、ポリシリコン層15を形成し、前記ポリシリコン層15は、前記突起特徴物25をマスクとして用いて、異方性エッチングされる。したがって、このような短いゲートスタック27により、ゲートの寸法が小さくなり、より集積回路の集積比率を上げることができる。
請求項(抜粋):
(A)基板(11)の上に、第1材料層(13)を形成するステップ(図1)と、(B)前記第1材料層(13)の上に、第2材料層(19)を形成するステップ(図1)と、(C)前記第2材料層(19)を、パターン化フォトレジスト(21)により、パターン化して、前記基板(11)の上に突起特徴物(23)を形成するステップ(図2)と、(D)前記突起特徴物(23)を等方性エッチングするステップ(図3)と、(E)前記(D)ステップで形成された突起特徴物(25)をマスクとして、前記第1層(13)を、異方性エッチングするステップとからなることを特徴とする集積回路の形成方法。
IPC (3件):
H01L 29/78 ,  H01L 21/3065 ,  H01L 21/306
FI (3件):
H01L 29/78 301 G ,  H01L 21/302 J ,  H01L 21/306 S
引用特許:
審査官引用 (2件)
  • 薄膜の加工方法
    公報種別:公開公報   出願番号:特願平5-238907   出願人:ソニー株式会社
  • 特開平2-303022

前のページに戻る