特許
J-GLOBAL ID：200903096215849506
MOSFETおよびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
小杉 佳男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-076902
公開番号（公開出願番号）：特開平10-270688
出願日： 1997年03月28日
公開日（公表日）： 1998年10月09日
要約：
【要約】【課題】動作速度の高速化および製造プロセスの平坦化が図られたMOSFETおよびその製造方法を提供する。【解決手段】シリコン基板11表面にシリコン窒化膜12を形成し、シリコン窒化膜12の、ゲート電極を形成する部分をエッチングして溝14を設け、シリコン基板11表面の溝14の底部に熱酸化によりゲート用の酸化膜15を形成し、溝14の部分に、順次、バリアメタル層16、金属膜17、カバーリングメタル層18を、この金属膜17表面が溝14の内部に位置するように成膜し、バリアメタル層16、金属膜17およびカバーリングメタル層18を、溝14内部にのみ残すように表面を平坦に研磨し、イオン注入によりソース電極20とドレイン電極21を形成する。
請求項（抜粋）：
シリコン基板上にMOSFETを製造するMOSFET製造方法において、シリコン基板表面に第1の絶縁膜を形成する第1の工程と、前記第1の絶縁膜中に、ゲート電極を形成する部分をエッチングして溝を設ける第2の工程と、前記シリコン基板表面の前記溝の底部に熱酸化によりゲート用の第2の絶縁膜を形成する第3の工程と、前記溝の部分に、順次、バリアメタル層、金属膜、カバーリングメタル層を、該金属膜表面が前記溝の内部に位置するように成膜する第4の工程と、前記バリアメタル層、金属膜およびカバーリングメタル層を、前記溝内部にのみ残すように表面を研磨する第5の工程と、ソース電極とドレイン電極を前記溝の両側に形成する第6の工程とを備えたことを特徴とするMOSFETの製造方法。
IPC (4件)：
H01L 29/78
, H01L 21/285 301
, H01L 21/304 321
, H01L 21/768
H01L 29/78 301 G
, H01L 21/285 301 Z
, H01L 21/304 321 S
, H01L 21/90 C
