特許

J-GLOBAL ID：200903096226164009

磁気メモリ装置およびその製造方法

発明者： 平井 匡彦
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-272188
公開番号（公開出願番号）：特開2003-086774
出願日： 2001年09月07日
公開日（公表日）： 2003年03月20日
要約：

【要約】【課題】 消費電力を低く抑えつつ、磁気メモリ装置の信頼性を向上させる。【解決手段】 TMR素子18を覆うように第4の層間絶縁膜20を形成した後、TMR素子18の上磁性層17を構成するPt、Au、W等の金属に対する研削速度が遅く、第4の層間絶縁膜20に対する研削速度が速いスラリーを用いて、第4の層間絶縁膜20を研磨する。そして、TMR素子18をストップレイヤーとして研磨を停止し、自己整合的にTMR素子18を露出させる。その後、第4の層間絶縁膜20およびTMR素子18の上にビット線21を積層形成する。これにより、TMR素子18の上磁性層17とビット線21とを直接接触させる。

請求項（抜粋）：

主に膜面垂直方向に磁化する第1の磁性層および第2の磁性層と、前記第1の磁性層と第2の磁性層の間に位置する非磁性層とからなる磁気抵抗効果素子と、該磁気抵抗素子の上方に位置して磁界を印加するための電流が流されるビット線とを有する不揮発性の磁気メモリ装置において、前記磁気抵抗素子の上面と前記ビット線が直接接触していることを特徴とする磁気メモリ装置。

IPC (5件)：

H01L 27/105 ,  G11C 11/14 ,  G11C 11/15 ,  H01L 21/3205 ,  H01L 43/08

FI (5件)：

G11C 11/14 A ,  G11C 11/15 ,  H01L 43/08 Z ,  H01L 27/10 447 ,  H01L 21/88 K

Fターム (66件)：

5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH21 ,  5F033HH23 ,  5F033HH27 ,  5F033HH30 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ23 ,  5F033JJ27 ,  5F033JJ30 ,  5F033KK01 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ13 ,  5F033QQ24 ,  5F033RR01 ,  5F033RR03 ,  5F033RR04 ,  5F033RR08 ,  5F033RR11 ,  5F033RR15 ,  5F033RR21 ,  5F033RR22 ,  5F033SS08 ,  5F033SS11 ,  5F033SS21 ,  5F033TT04 ,  5F033VV16 ,  5F033XX01 ,  5F033XX28 ,  5F083FZ10 ,  5F083GA05 ,  5F083GA09 ,  5F083GA25 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083JA57 ,  5F083JA58 ,  5F083LA12 ,  5F083PR03 ,  5F083PR06 ,  5F083PR21 ,  5F083PR22 ,  5F083PR23 ,  5F083PR40