特許
J-GLOBAL ID：200903096228484574
周波数誤差検出回路及びこれを用いたクロック再生回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
松本 眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平6-220385
公開番号（公開出願番号）：特開平7-303098
出願日： 1994年09月14日
公開日（公表日）： 1995年11月14日
要約：
【要約】【目的】サイクルスリップが生じなくても周波数誤差を検出する。【構成】周波数誤差検出器では、位相誤差信号PE1/PE2のパルス幅の第1/第2期間のみ、スイッチ素子721A/721Bがオンになり、第1/第2期間に積分回路71B/71Aの積分値がリセットされ且つ比較回路76B/76Aの入出力端間が短絡されて、第1/第2期間が終了してから次の第2/第1期間開始までの間に比較回路76B/76Aからアナログ周波数誤差が出力される。クロック再生回路では、位相比較器からのアップ/ダウン信号のパルスに応答してチャージポンプ回路の入力/出力端から出力/入力端へ単位電荷量q1/q2が移動し、クロックの周波数誤差が0のときq1=q2となり、周波数アップ/ダウン信号に応答してq1>q2/q1<q2となる。
請求項（抜粋）：
入力信号とクロックとの一方のエッジから他方のエッジまでの幅のパルスを有する位相誤差信号に基づいて周波数誤差を検出する周波数誤差検出回路において、互いに近くの該パルスの幅の差を演算し保持するためのn組の第1〜n回路(n≧2)と、該位相誤差信号の1周期毎に該第1〜n回路の順に該差を演算させその結果を保持させ、保持値を該1周期の間出力させ、次いでリセットさせる制御回路と、を有することを特徴とする周波数誤差検出回路。
IPC (5件)：
H04L 7/027
, H03L 7/087
, H04L 7/033
, H04L 7/02
, H04L 25/49
H04L 7/02 A
, H03L 7/08 P
, H04L 7/02 B
, H04L 7/02 Z
