特許
J-GLOBAL ID：200903096243219631
負荷電流検出回路
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-140989
公開番号（公開出願番号）：特開平7-325112
出願日： 1994年05月31日
公開日（公表日）： 1995年12月12日
要約：
【要約】【構成】 演算増幅器18及び負荷24間に、第1及び第2電流検出用抵抗器20、22を直列に接続し、一方の抵抗器の両端にスイッチ26を接続し、負荷電圧を電圧検出器32で検出し、DAC36の出力電圧を制御して、検出電圧に等しい電圧を負荷に供給し、スイッチ40をオン状態にし、FETを徐々にオン状態にした後、DAC36の出力電圧を減少させて第1及び第2抵抗器の両端電圧をゼロにした後に、スイッチ26をオンにして電流検出用抵抗器の切替える。【効果】 各スイッチの切替時にスパイク・ノイズが発生することがなく、更に、電流検出感度の切替レンジを増加させても、DAC36の如きDACの数を増加させる必要がなく、構成が簡単で製造コストを低くできる。
請求項（抜粋）：
入力電圧が供給され、負荷の一端に生じた電圧が負帰還される演算増幅器と、該演算増幅器の出力端子及び上記負荷の一端間に直列接続された第1及び第2電流検出用抵抗器と、該第1及び第2電流検出用抵抗器の一方の両端間に接続された第1スイッチと、直列接続した第1及び第2電流検出用抵抗器の両端間の電圧を検出する電圧検出器と、該電圧検出器の出力電圧が供給されるアナログ・デジタル変換器と、該アナログ・デジタル変換器の出力データを受け取る制御手段と、該制御手段からの出力データにより制御されるデジタル・アナログ変換器と、該デジタル・アナログ変換器の出力電圧が供給される電圧フォロアと、該電圧フォロア回路の出力電圧が入力端に供給された半導体スイッチと、該半導体スイッチの制御入力端に接続された傾斜信号発生手段と、該半導体スイッチの出力端及び上記負荷の一端間に接続された第2スイッチとを具えることを特徴とする負荷電流検出回路。
IPC (2件)：
前のページに戻る
