特許

J-GLOBAL ID：200903096245679958

パワーMOSFETを備えたPWM制御回路の制御方法

発明者： 雨海 秀行
出願人/特許権者： デンセイ・ラムダ株式会社
代理人 (1件)： 増田 竹夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-326919
公開番号（公開出願番号）：特開2001-144596
出願日： 1999年11月17日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】 パワーMOSFETを備えたPWM制御回路において、パワーMOSFETがオフとなった時に発生するドレイン〜ソース間電圧を検出して零ボルトに抑制する。【解決手段】 パワーMOSFET8のドレイン端子に抵抗11を介して接続した第1の反転増幅回路1と、抵抗13を介して前記第1の反転増幅回路1の出力端に接続した第2の反転増幅回路2と、抵抗15を介して前記パワーMOSFET8のドレイン〜ソース間電圧を入力すると共に電流指令信号(基準信号)8と比較するコンパレータ4と、前記コンパレータ4のオンパルスを入力して一定期間のオフタイム信号を出力するオフタイム一定制御回路5と、パワーMOSFET8のゲート端子とオフタイム一定制御回路の間に接続したバッファ・アンプ7と、さらに、コンパレータ4の反転入力端子に接続したドレイン端子と、接地したソース端子と、抵抗16とインバータ6の直列回路を介してオフタイム一定制御回路5の出力端に接続したゲート端子を備えたFETとによって構成した。

請求項（抜粋）：

ソース端子を接地したパワーMOSFETのドレイン端子からの出力信号を増幅する第1の反転増幅回路と、該第1の反転増幅回路からの出力信号を増幅すると共に極性を反転させた信号を出力する第2の反転増幅回路と、該第2の反転増幅回路からの出力信号と基準信号とを比較し、前記出力信号が基準信号より大きくなったときはオンパルスを出力するコンパレータと、該コンパレータの出力パルスを入力して一定期間オフとなる信号を出力するオフタイム一定制御回路と、該オフタイム一定制御回路からの出力信号を前記パワーMOSFETのゲート信号として入力させるバッファ・アンプと、前記コンパレータの反転入力端子に接続した入力端子と接地した端子とを備え、前記オフタイム一定制御回路からの出力信号を極性反転させたうえで入力する駆動端子を備えたスイッチ回路と、によって構成し、前記パワーMOSFETのオン・ドロップ電圧が基準信号より大きくなったことが前記コンパレータにより検出されたときは、前記パワーMOSFETをオフとすると共に、オフとなった時に発生するドレイン〜ソース間電圧を前記スイッチ回路によって検出し、前記ドレイン〜ソース間電圧を零ボルトに抑制させるようにしたことを特徴とするパワーMOSFETを備えたPWM制御回路の制御方法。

IPC (2件)：

H03K 17/687 ,  H03K 17/00

FI (2件)：

H03K 17/00 A ,  H03K 17/687 A

Fターム (26件)：

5J055AX44 ,  5J055AX56 ,  5J055BX16 ,  5J055CX20 ,  5J055DX13 ,  5J055DX22 ,  5J055DX55 ,  5J055EX23 ,  5J055EY01 ,  5J055EY10 ,  5J055EY12 ,  5J055EY21 ,  5J055EZ00 ,  5J055EZ07 ,  5J055EZ09 ,  5J055EZ10 ,  5J055EZ23 ,  5J055EZ61 ,  5J055FX05 ,  5J055FX07 ,  5J055FX08 ,  5J055FX12 ,  5J055FX18 ,  5J055FX31 ,  5J055GX02 ,  5J055GX04