特許

J-GLOBAL ID：200903096247279558

絶縁ゲート型トランジスタの製造方法および半導体装置の製造方法

発明者： 清水 久恵
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-262288
公開番号（公開出願番号）：特開2001-085536
出願日： 1999年09月16日
公開日（公表日）： 2001年03月30日
要約：

【要約】【課題】 電流駆動力を低下させずにドレイン側にのみ電界緩和層を設ける。【解決手段】 基板上にゲート電極1を形成した後に、第1のイオン注入を行い低濃度半導体領域4,5を形成する工程と、基板上にレジストを塗布する工程と、基板の垂直方向に対して、光軸が所定の角度分ソース領域側に傾いてなる平行線露光を行い、ゲート電極1のドレイン側の側壁にレジスト12を残す工程と、ゲート電極1及びレジスト12をマスクとして第2のイオン注入を行い高濃度半導体領域7,8を形成する工程と、を有する。

請求項（抜粋）：

基板上にゲート電極を形成した後に、第1のイオン注入を行い低濃度半導体領域を形成する工程と、前記基板上にレジストを塗布する工程と、前記基板の垂直方向に対して、光軸が所定の角度分ソース領域側に傾いてなる平行線露光を行い、前記ゲート電極のドレイン側の側壁にレジストを残す工程と、前記ゲート電極及び側壁に残された前記レジストをマスクとして第2のイオン注入を行い高濃度半導体領域を形成する工程と、を有する絶縁ゲート型トランジスタの製造方法。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 27/08 321 E ,  H01L 29/78 301 L

Fターム (23件)：

5F040DA17 ,  5F040DB03 ,  5F040DC01 ,  5F040EC07 ,  5F040EC13 ,  5F040EF02 ,  5F040EF18 ,  5F040EK01 ,  5F040EM06 ,  5F040FA05 ,  5F040FB02 ,  5F040FC13 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BC03 ,  5F048BC06 ,  5F048BC18 ,  5F048BG12 ,  5F048DA18 ,  5F048DA25