特許

J-GLOBAL ID：200903096258052431

配線回路装置

発明者： 石田 哲朗
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-193112
公開番号（公開出願番号）：特開2001-024319
出願日： 1999年07月07日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】 集積回路など微細化電子部品の回路基板への実装を、リードが細線化されても強固なはんだ付けを実施できるようにしたこと。【解決手段】 電子部品たとえば高集積回路素子の細線化される各リ-ド3のはんだ付け部たとえばランド6と対接する底面22に凹凸例えば、打痕群21を多数形成する。この打痕群21が形成された底面22が回路基板5のランド6のはんだ付け部に位置決めされてはんだ付け例えばリフローはんだ付けする。

請求項（抜粋）：

複数の接続リードが設けられた電子部品と、この電子部品の各接続リードが実装される位置に夫々対応してランド列が設けられた回路基板と、前記電子部品の前記各接続リードではんだ付着位置の少なくとも前記ランドとの対向部に多数設けられた凹凸群部とを具備してなることを特徴とする配線回路装置。

IPC (2件)：

H05K 3/34 507 ,  H05K 1/18

FI (2件)：

H05K 3/34 507 C ,  H05K 1/18 H

Fターム (8件)：

5E319AB01 ,  5E319CC33 ,  5E319GG03 ,  5E336CC02 ,  5E336CC08 ,  5E336CC51 ,  5E336EE03 ,  5E336GG05