特許
J-GLOBAL ID：200903096276705809
バツフア回路
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平3-214370
公開番号（公開出願番号）：特開平5-037332
出願日： 1991年07月31日
公開日（公表日）： 1993年02月12日
要約：
【要約】【目的】 出力用バッファと、このバッファの出力を入力とし、このバッファとは異なる電源により動作する受信用バッファとを有する回路において、受信用バッファの電源のみが断状態となったとき出力用バッファの破壊を防止する。【構成】 バッファ3の電源が断状態になった際、バッファ1の出力ラインが低レベルでかつ該出力ラインを高レベルとする信号がバッファ1に入力されたときバッファ1をディセーブル状態にせしめる制御回路たるエラー検出回路4を設ける。
請求項（抜粋）：
第1のバッファと、前記第1のバッファの出力を入力とし前記第1のバッファとは異なる電源により動作する第2のバッファと、前記電源が断状態になった際、前記第1のバッファの出力ラインが低レベルでかつ該出力ラインを高レベルとする信号が前記第1のバッファに入力されたとき前記第1のバッファをディセーブル状態にせしめる制御回路とを有することを特徴とするバッファ回路。
IPC (4件)：
H03K 19/003
, H01L 27/092
, H03K 17/08
, H03K 19/0175
H01L 27/08 321 H
, H03K 19/00 101 F
