特許

J-GLOBAL ID：200903096294785380

クロック抽出回路

発明者： 岡本 好史
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-353005
公開番号（公開出願番号）：特開2001-168712
出願日： 1999年12月13日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】 記録媒体に記録されたデータ信号の再生等に用いられるクロック抽出回路の位相引き込みを高速化する。【解決手段】 周波数引き込み動作時にはイネーブル付きラッチ33の出力Xを0にすることで、位相誤差信号Eに基づき、定数乗算器31の出力Gと、他の定数乗算器32の出力の累算結果であるアキュムレータ34の出力Yとの加算の結果を用いて、VFO(可変周波数発振器)の発振クロック周波数を制御する。制御信号生成部30は、周波数引き込みの完了を検出するとHiレベルのパルスを制御信号Fとして出力する。ラッチ33は、制御信号Fが与えられた時点の定数乗算器31の出力Gを保持する。このようにして周波数補正成分を表すラッチ出力Xが得られた状態で、位相引き込み動作に入る。位相引き込み動作中は、乗算器出力Gと、アキュムレータ出力Yと、ラッチ出力Xとの加算の結果を用いてVFOを制御する。

請求項（抜粋）：

ディジタル値に量子化された入力信号から該入力信号に同期したクロック信号を再生するためのクロック抽出回路であって、可変周波数の発振クロック信号を生成するための発振器と、前記入力信号に対する前記発振クロック信号の位相誤差を表すディジタル値を算出して出力するための位相比較器と、前記位相比較器のディジタル出力を平滑化して出力するためのループフィルタと、前記位相誤差を0にすべく前記発振クロック信号の生成を制御するように、前記ループフィルタのディジタル出力をアナログ電圧に変換して前記発振器へ供給するための変換器とを備え、前記ループフィルタは、前記位相比較器のディジタル出力に各々フィルタ係数を乗じて出力するための第1及び第2の乗算器と、前記位相比較器のディジタル出力に基づいて周波数引き込みの完了を検出した時点で制御信号を出力するための制御信号生成部と、前記制御信号が出力されていない間は一定値0を出力し、前記制御信号が出力された後は該制御信号が出力された時点の前記第1の乗算器の出力を保持して出力するためのイネーブル付きラッチと、前記第2の乗算器の出力を累算して出力するためのアキュムレータと、前記第1の乗算器の出力と、前記イネーブル付きラッチの出力と、前記アキュムレータの出力との加算の結果を表すディジタル値を前記変換器へ供給するための加算器とを有し、前記周波数引き込みの完了時点における前記第1の乗算器の出力の保持値を用いて位相引き込み動作に入ることを特徴とするクロック抽出回路。

IPC (3件)：

H03L 7/093 ,  G11B 20/14 351 ,  H03L 7/06

FI (3件)：

G11B 20/14 351 A ,  H03L 7/08 E ,  H03L 7/06 B

Fターム (19件)：

5D044GM12 ,  5D044GM14 ,  5D044GM15 ,  5J106AA05 ,  5J106BB03 ,  5J106CC01 ,  5J106CC21 ,  5J106CC41 ,  5J106CC46 ,  5J106DD02 ,  5J106DD09 ,  5J106DD12 ,  5J106DD13 ,  5J106DD17 ,  5J106DD38 ,  5J106DD42 ,  5J106DD43 ,  5J106DD44 ,  5J106JJ04

引用特許：

出願人引用 (1件)

• 位相同期装置
  公報種別：公開公報   出願番号：特願平8-060526   出願人：松下電器産業株式会社