特許

J-GLOBAL ID：200903096296592288

半導体装置およびそれを備えるメモリモジュ-ル

発明者： 飛田 洋一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-033864
公開番号（公開出願番号）：特開2000-132975
出願日： 1999年02月12日
公開日（公表日）： 2000年05月12日
要約：

【要約】【課題】 伝送線路の波形歪みを小さく抑えることができるメモリモジュールを提供することである。【解決手段】 メモリモジュール20a上にFETスイッチ回路8を設ける。FETスイッチ回路8は伝送線路4の信号を受ける端子6と半導体記憶装置10との間に接続され、半導体記憶装置10がアクセスされないときは非導通状態とされる。FETスイッチ回路8のゲート電位は昇圧電位で駆動され、好ましくはバックゲート電位は接地電位よりも負の電位とされる。したがって、伝送線路の寄生容量を小さくすることができる。

請求項（抜粋）：

第1の入出力端子と、第2の入出力端子と、前記第1、第2の入出力端子間に接続されるMOSFETと、第1の電源電位を受ける第1の電源端子と、前記MOSFETのゲート電位として与えたとき前記第1の電源電位よりも前記MOSFETのコンダクタンスを増加させる方向にある第2の電源電位を受ける第2の電源端子と、制御信号に応じて前記MOSFETのゲート電位を駆動するゲート電位駆動手段とを備え、前記ゲート電位駆動手段は、前記ゲート電位の活性化電位を前記第1の電源電位から前記第2の電源電位に向かう方向の延長上に前記第2の電源電位から所定の電位差離れた第3の電位とし、前記ゲート電位の活性化電位と前記ゲート電位の非活性化電位との電位差が前記第1の電源電位と前記第2の電源電位との電位差である電源電圧よりも大きくなるように前記ゲート電位を駆動する、半導体装置。

IPC (7件)：

G11C 11/413 ,  G11C 11/417 ,  G11C 11/401 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 495

FI (6件)：

G11C 11/34 335 A ,  H01L 27/10 495 ,  G11C 11/34 305 ,  G11C 11/34 371 K ,  H01L 21/82 L ,  H01L 27/04 G

Fターム (32件)：

5B015KB09 ,  5B015KB63 ,  5B015KB66 ,  5B015KB93 ,  5B015QQ08 ,  5B015QQ11 ,  5B024AA15 ,  5B024BA23 ,  5B024BA27 ,  5B024CA03 ,  5B024CA10 ,  5B024CA27 ,  5F038AR27 ,  5F038AZ10 ,  5F038BE09 ,  5F038BG02 ,  5F038BG05 ,  5F038BG09 ,  5F038DF01 ,  5F038EZ07 ,  5F038EZ20 ,  5F064BB12 ,  5F064BB30 ,  5F064BB37 ,  5F064CC09 ,  5F064CC12 ,  5F064DD35 ,  5F064FF24 ,  5F083GA12 ,  5F083HA04 ,  5F083HA05 ,  5F083ZA23

引用特許：

審査官引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-019532   出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
• メモリ・モジュール
  公報種別：公開公報   出願番号：特願平9-181302   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション