特許
J-GLOBAL ID：200903096296839224
自己ルーチングスイッチ回路
発明者：
出願人/特許権者：
代理人 (1件)：
井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-330762
公開番号（公開出願番号）：特開平5-167605
出願日： 1991年12月13日
公開日（公表日）： 1993年07月02日
要約：
【要約】【目的】 入力方路に入力バッファをもつノンブロッキング網を含む自己ルーチングスイッチ回路において、入力バッファに対する平等なセル送出権の付与、また特定の入力バッファに対するセル送出に関する最優先権の付与を容易にかつ高速に行うことを目的とする。【構成】 各入力バッファ10、20、...、80からの送出予定セルのルーチング情報をアドレスとして、送出を許可または禁止する情報パターンをもつ読みだし専用メモリ160からセル送出権を付与する入力バッファを決定する情報を読み出すことを特徴とする。
請求項（抜粋）：
入力方路を経由して到来するセルのそれぞれの宛先が異なるときにこの入力方路のそれぞれをこの宛先に対応する出力方路のそれぞれに衝突なしに自己ルーチングするノンブロッキング網と、このノンブロッキング網の入力方路のそれぞれに挿入され、複数個のセルが到来順に一時蓄積され、その到来順に読み出される入力バッファと、この入力バッファのそれぞれに与えられ、この入力バッファに一時蓄積されたセルの読み出しを許可または禁止するパルス状態情報を生成するパルス状態情報生成手段とを備えた自己ルーチングスイッチ回路において、上記パルス状態情報生成手段は、読みだし専用メモリを含み、この読みだし専用メモリは、上記入力バッファから読み出されるべきセルに付された宛先が互いに不一致の場合にはこのセルのそれぞれの読み出しを許可し、一致が発生したバッファのうちから選択したひとつのバッファの読み出しを許可するビットパターンがあらかじめ書き込まれ、上記入力バッファから読み出されるべきセルに付された宛先をアドレスとしてこのビットパターンから読み出された情報をパルス状態情報とする手段を備えたことを特徴とする自己ルーチングスイッチ回路。
IPC (3件)：
H04L 12/48
, H04Q 3/52 101
, H04Q 11/04
H04L 11/20 Z
, H04Q 11/04 R
