特許

J-GLOBAL ID：200903096313543660

半導体装置およびその製造方法

発明者： 丸岡 道明
出願人/特許権者： 関西日本電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平7-193269
公開番号（公開出願番号）：特開平9-045905
出願日： 1995年07月28日
公開日（公表日）： 1997年02月14日
要約：

【要約】【課題】 MOSFETの絶縁膜上にポリシリコン膜で形成したゲート保護用双方向性ダイオードのツェナー耐圧の制御を容易とし、かつツェナー波形をハード波形に近付けて、ESD耐量を向上させる。【解決手段】 MOSFET1のP+ ベースコンタクト領域9を形成するとき、双方向性ダイオード22のP型領域25の中央部にレジスト膜の開口された窓を設けることによって、この窓に同時に高濃度のボロンがイオン注入されてP+型領域15aが形成されるので、工程数を増やすことなく、マスクの開口窓の寸法を変えることによりP+ 型領域25aの寸法を制御でき、双方向性ダイード22のツェナー耐圧を容易に制御できる。また、P型領域25の中央部に濃度の高いP+ 型領域25aを形成することにより、ツェナー波形をハード波形に近付けることが可能となる。

請求項（抜粋）：

半導体基板に形成した電界効果型トランジスタのゲート・ソース間に、前記半導体基板上の絶縁膜中に形成した一導電型領域と他導電型領域とを含む双方向性ダイオードを接続した半導体装置において、前記ダイオードの他導電型領域の中央部に高濃度領域を形成したことを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 29/866

FI (3件)：

H01L 29/78 657 B ,  H01L 29/90 S ,  H01L 29/90 D