特許

J-GLOBAL ID：200903096320721973

並列処理装置

発明者： 藤田 善弘
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-274674
公開番号（公開出願番号）：特開平6-195480
出願日： 1992年10月13日
公開日（公表日）： 1994年07月15日
要約：

【要約】【目的】 並列メモリアクセス、高速データ入出力、外部装置との高速かつ柔軟な通信機能、小型化のための高集積性、大規模化のためのスケーラビリティなどの問題に対処する。【構成】 LSI1中には複数のプロセッサ2が一次元状に接続されている。プロセッサ2はメモリ21、プロセシングエレメント22、シリアルデータ入出力レジスタ23から構成されている。各プロセッサ内のメモリ21、プロセシングエレメント22、シリアルデータ入出力レジスタ23は互いにデータ転送が可能である。隣接プロセッサのプロセシングエレメント間はデータ転送が可能な信号線を持っており、LSI内の両端のプロセッサからは、その信号線がLSI外部へ引き出されている。各プロセッサ内のメモリは、メモリバス3に接続されており、LSI外部からは通常のメモリデバイスにアクセスするのと同様の方式でアクセスすることができる。

請求項（抜粋）：

プロセッサエレメントとメモリとシリアルデータ入出力レジスタとから構成されるプロセッサを、複数個一次元状に接続したものを1つのLSI上に集積した並列処理装置であって、各プロセッサ内のメモリと、プロセシングエレメントと、シリアルデータ入出力レジスタとの間でデータを転送する手段と、隣接プロセッサのプロセシングエレメント間でデータを転送する手段と、LSI内の両端のプロセッサから、LSI外部へ信号を引き出し、複数LSIを一次元状に接続する手段と、各プロセッサ内のメモリを、LSI外部からは一つの大きなメモリとみなして、アクセスする手段と、各プロセッサ内のシリアルデータ入出力レジスタと外部との間で、プロセッサとは別のクロックを用いて逐次的にデータを入出力する手段と、全プロセッサに対して同一の命令を同時に供給する手段とを有することを特徴とする並列処理装置。

IPC (3件)：

G06F 15/80 ,  G06F 15/16 390 ,  G06F 15/66