特許
J-GLOBAL ID:200903096350992980

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-107534
公開番号(公開出願番号):特開2003-303820
出願日: 2002年04月10日
公開日(公表日): 2003年10月24日
要約:
【要約】【課題】 熱的安定性に優れたhigh-kゲート絶縁膜を実現する。【解決手段】 基板11の上にHfO2 よりなるhigh-k膜14をCVD法を用いて堆積した後、high-k膜14の上にゲート電極15を形成し、その後、ソース・ドレイン領域又はゲート電極15に注入された不純物に対する活性化アニール処理を行なう。high-k膜14の堆積温度をx[°C]とし、活性化アニール処理の温度をy[°C]としたときに、x及びyは、y ≦ 0.5・x + 825の関係を満たす。
請求項(抜粋):
基板上に、一の金属と酸素とを含む高誘電率絶縁膜を堆積する工程と、前記高誘電率絶縁膜の上に電極を形成する工程と、前記電極を形成する工程よりも後に、前記基板に対して熱処理を行なう工程とを備え、前記高誘電率絶縁膜の堆積温度をx[°C]とし且つ前記熱処理の温度をy[°C]としたときに、x及びyは、y ≦ 0.5・x + 825の関係を満たすことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/316 ,  C23C 16/56 ,  H01L 29/78
FI (3件):
H01L 21/316 X ,  C23C 16/56 ,  H01L 29/78 301 G
Fターム (48件):
4K030AA11 ,  4K030BA10 ,  4K030BA22 ,  4K030BA29 ,  4K030BA42 ,  4K030BA48 ,  4K030DA09 ,  4K030FA10 ,  4K030JA10 ,  4K030LA02 ,  5F058BA11 ,  5F058BA20 ,  5F058BC03 ,  5F058BC20 ,  5F058BF02 ,  5F058BF27 ,  5F058BF29 ,  5F058BH01 ,  5F058BJ01 ,  5F140AA00 ,  5F140AA19 ,  5F140AA24 ,  5F140AC32 ,  5F140AC39 ,  5F140BA01 ,  5F140BA20 ,  5F140BD01 ,  5F140BD07 ,  5F140BD11 ,  5F140BD12 ,  5F140BD13 ,  5F140BD17 ,  5F140BE10 ,  5F140BE16 ,  5F140BE17 ,  5F140BE19 ,  5F140BF01 ,  5F140BF04 ,  5F140BF10 ,  5F140BF11 ,  5F140BF15 ,  5F140BG28 ,  5F140BG32 ,  5F140BG44 ,  5F140BG56 ,  5F140BK13 ,  5F140BK21 ,  5F140CB01
引用特許:
審査官引用 (1件)

前のページに戻る