特許

J-GLOBAL ID：200903096363173287

抵抗素子を有する半導体装置

発明者： 白武 慎一郎 ,  及川 恒平
出願人/特許権者： 株式会社東芝
代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-302759
公開番号（公開出願番号）：特開2004-140144
出願日： 2002年10月17日
公開日（公表日）： 2004年05月13日
要約：

【課題】抵抗素子に付随する寄生容量による回路動作に与える不安定性を排除することを目的とする。【解決手段】第1の出力設定回路4において、第1の抵抗素子R1、第2の抵抗素子R2の抵抗値の比が第3の抵抗素子r1、第4の抵抗素子r2の抵抗値の比と略等しく、望ましくは第1の抵抗素子R1、第2の抵抗素子R2の抵抗値が略等しく、且つ第3の抵抗素子r1、第4の抵抗素子r2の抵抗値が略等しく設定されており、第2の出力設定回路3において、第5の抵抗素子R3、第6の抵抗素子R4の抵抗値の比が第7の抵抗素子r3、第8の抵抗素子r4の抵抗値の比と略等しく、望ましくは第5の抵抗素子R3、第6の抵抗素子R4の抵抗値が略等しく、且つ第7の抵抗素子r3、第8の抵抗素子r4の抵抗値が略等しく設定されている,抵抗素子を有する半導体装置。【選択図】 図1

請求項（抜粋）：

第1、第2、第3および第4の抵抗素子を有し、 前記第1から第4の抵抗素子のそれぞれ第1端が第1のノードにおいて互いに接続され、 第1および第2のモードを切り替えて動作する半導体装置において、 前記第1および第2の抵抗素子のそれぞれの第2端がそれぞれ第2および第3のノードに接続され、 前記第3および第4の抵抗素子のそれぞれの第2端が第4および第5のノードにそれぞれ第1および第2のスイッチを介して接続され、 前記第1の動作モードにおいては前記第1および第2のスイッチは開放され、前記第2の動作モードにおいては前記第1および第2のスイッチは短絡されること、を特徴としてなる半導体装置。

IPC (4件)：

H01L21/822 ,  G05F1/56 ,  H01L27/04 ,  H03K19/0175

FI (6件)：

H01L27/04 F ,  G05F1/56 310D ,  G05F1/56 310K ,  H03K19/00 101F ,  H01L27/04 R ,  H01L27/04 B

Fターム (42件)：

5F038AR01 ,  5F038AR21 ,  5F038AR22 ,  5F038AR27 ,  5F038AV06 ,  5F038BB05 ,  5F038BB08 ,  5F038CD09 ,  5F038DF01 ,  5F038DF07 ,  5F038DF08 ,  5F038DF16 ,  5F038EZ20 ,  5H430BB01 ,  5H430BB05 ,  5H430BB06 ,  5H430BB09 ,  5H430BB11 ,  5H430EE06 ,  5H430EE13 ,  5H430FF04 ,  5H430FF05 ,  5H430FF13 ,  5H430FF17 ,  5H430GG08 ,  5H430HH03 ,  5J056AA04 ,  5J056BB21 ,  5J056CC00 ,  5J056CC04 ,  5J056CC05 ,  5J056CC09 ,  5J056CC19 ,  5J056CC20 ,  5J056DD00 ,  5J056DD13 ,  5J056DD29 ,  5J056DD52 ,  5J056FF06 ,  5J056FF08 ,  5J056KK01 ,  5J056KK02