特許

J-GLOBAL ID：200903096378672026

システムLSIの検証装置

発明者： 瀧山 康弘
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 亮一
公報種別：公開公報
出願番号（国際出願番号）：特願2001-373085
公開番号（公開出願番号）：特開2003-173362
出願日： 2001年12月06日
公開日（公表日）： 2003年06月20日
要約：

【要約】【目的】 システムLSIの論理回路やテスト用モジュールの不具合があった場合におけるシミュレーションのハングアップを検知してシミュレーションを停止させることができるシステムLSIの検証装置を提供すること。【構成】 複数のバス毎にバストランザクションの有無を検知する手段と、前記バス毎に所定の期間バストランザクションが無い場合にタイムアウトを発生する手段と、前記バス毎のタイムアウトを検知し、全てのバスがタイムアウトを発生した場合にシミュレーションを終了させる手段とを含んでシステムLSIの検証装置を構成する。

請求項（抜粋）：

複数のバス毎にバストランザクションの有無を検知する手段と、前記バス毎に所定の期間バストランザクションが無い場合にタイムアウトを発生する手段と、前記バス毎のタイムアウトを検知し、全てのバスがタイムアウトを発生した場合にシミュレーションを終了させる手段とを備えたことを特徴とするシステムLSIの検証装置。

IPC (2件)：

G06F 17/50 664 ,  G01R 31/28

FI (2件)：

G06F 17/50 664 A ,  G01R 31/28 F

Fターム (11件)：

2G132AA14 ,  2G132AC10 ,  2G132AE16 ,  2G132AE18 ,  2G132AE23 ,  2G132AG08 ,  2G132AH01 ,  2G132AL29 ,  5B046AA08 ,  5B046BA03 ,  5B046JA05