特許
J-GLOBAL ID:200903096390766605

半導体素子の金属配線及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 清水 守 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-146115
公開番号(公開出願番号):特開平8-339997
出願日: 1995年06月13日
公開日(公表日): 1996年12月24日
要約:
【要約】【目的】 Al合金配線を仕切るように高融点金属の薄い層を形成することにより、エレクトロマイグレーションによるAl合金配線欠損の拡大を阻止し、信頼性の高い金属配線を提供する。【構成】 半導体素子を有するシリコン基板11にCVDシリコン酸化膜12を設け、この上にバリアメタルとなるTiN層13を成膜し、その上にTi層14を堆積する。このTi層14をフォトリソ・エッチングにより加工し、ハニカム(蜂の巣)構造に加工する。このようにして加工したTi14AにAl合金膜15を成膜する。その後、再結晶化アニールを行い、研磨した後、フォトリソ・エッチングによりAl合金配線を仕切るようなTi層をもったAl合金配線パターン16を形成する。
請求項(抜粋):
半導体素子の金属配線において、Al合金配線を仕切るように100μm以下の間隔で高融点金属の薄い層を形成するようにしたことを特徴とする半導体素子の金属配線。

前のページに戻る