特許

J-GLOBAL ID：200903096391281290

強誘電体を用いた半導体記憶素子の構造及びその製造方法

発明者： 谷 幸一
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-319045
公開番号（公開出願番号）：特開2000-150809
出願日： 1998年11月10日
公開日（公表日）： 2000年05月30日
要約：

【要約】 (修正有)【課題】強誘電体を用いた半導体記憶素子において、リーク電流などの不良を防止し、熱処理工程の低減、及び素子の平坦化工程の削減を図るための素子構造と製造方法を提供する。【解決手段】強誘電体を上部電極と下部電極とで上下から挟んで容量素子が形成された構造とし、容量素子の下部電極及び強誘電体膜が、下地の絶縁膜に埋め込まれた部分を有する構造としたので、エッチングによる反応生成物の影響を排除できる。基板上に第2の絶縁膜を形成・加工して開口部を形成し、開口部内に下部電極及び強誘電体膜を形成し、強誘電体膜上に上部電極を形成する製造方法としたので、容量素子の面積を増大させることなく、平坦でエッチングダメージのない強誘電体を用いた半導体記憶素子が容易に形成できる。

請求項（抜粋）：

強誘電体を用いた半導体記憶素子の構造であって、前記強誘電体を上部電極と下部電極とで上下から挟んで容量素子が形成されており、前記容量素子の前記下部電極及び前記強誘電体膜が、下地の絶縁膜に埋め込まれた部分を有することを特徴とする強誘電体を用いた半導体記憶素子。

IPC (6件)：

H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 451 ,  H01L 27/10 651 ,  H01L 29/78 371

Fターム (27件)：

5F001AA17 ,  5F001AD12 ,  5F001AD62 ,  5F001AF25 ,  5F001AG07 ,  5F001AG10 ,  5F001AG30 ,  5F083AD26 ,  5F083AD49 ,  5F083FR02 ,  5F083GA06 ,  5F083JA14 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR03 ,  5F083PR07 ,  5F083PR23 ,  5F083PR29 ,  5F083PR33 ,  5F083PR34 ,  5F083PR40