特許

J-GLOBAL ID：200903096395098279

感光性樹脂との混合体を利用したセラミックデバイスの製造方法

発明者： 尹 相▲けおん▼ ,  金 東勲 ,  朴 性俊
出願人/特許権者： 三星電機株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-339486
公開番号（公開出願番号）：特開2001-030501
出願日： 1999年11月30日
公開日（公表日）： 2001年02月06日
要約：

【要約】【課題】 形状比が高く、精密度が高くて各層間や下部構造との整列が極めて正確なセラミックデバイスを製造して、上/下部電極間のショートを防止する。【解決手段】 基板の上部に感光性樹脂と金属又は圧電/電歪セラミックとの混合体を利用して下部電極、圧電/電歪層、上部電極を積層して形成した後、一度に露光してパターニングをすることでセラミックデバイスを製造したり、各層を形成し露光してパターニングするステップを反復することによってセラミックデバイスを製造したり、又は、金属基板の上部に感光性樹脂と金属又は圧電/電歪セラミックとの混合体を利用して圧電/電歪層、上部電極を積層して形成した後、一度に露光してパターニングをすることでセラミックデバイスを製造したり、各層を形成し、露光してパターニングするステップを反復することによってセラミックデバイスを製造したりする。

請求項（抜粋）：

セラミック基板を提供するステップと、前記基板の上部に下部電極を形成するステップと、前記下部電極の上部に感光性樹脂と圧電/電歪セラミック混合体を使用して圧電/電歪層を形成するステップと、前記圧電/電歪層の上部に感光性樹脂と金属との混合体を使用して上部電極を形成するステップと、前記上部電極を所望のパターンでマスキングし、露光して圧電/電歪層と上部電極をパターニングするステップとを含む、感光性樹脂との混合体を利用したセラミックデバイスの製造方法。

IPC (3件)：

B41J 2/16 ,  B41J 2/045 ,  B41J 2/055

FI (2件)：

B41J 3/04 103 H ,  B41J 3/04 103 A

Fターム (7件)：

2C057AF93 ,  2C057AG47 ,  2C057AP16 ,  2C057AP31 ,  2C057AP47 ,  2C057AP57 ,  2C057AQ10

引用特許：

出願人引用 (2件)

• 特開昭63-099956
  
• 特開昭57-093161