特許
J-GLOBAL ID：200903096398223236
プロセス制御ループ表示装置
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
春日 讓
公報種別：公開公報
出願番号（国際出願番号）：特願平3-236524
公開番号（公開出願番号）：特開平5-100706
出願日： 1991年09月17日
公開日（公表日）： 1993年04月23日
要約：
【要約】【目的】 演算ブロックの組合せで構成するプロセス制御ループの制御情報を表示する表示装置において、入出力信号の信号接続状態及び演算ブロック間の信号接続状態をグラフィカルに画面表示する。【構成】 プロセス制御ループの演算ブロック間の接続規則を記憶する表示制御手段が、演算ブロック間等の接続関係を演算し、その結果に応じて演算ブロックと接続される信号線を表示装置の画面に表示する。演算ブロックの配置と信号の接続先を指定するだけで、プロセス制御ループの内容を画面にグラフィカルに表示させながら容易に作成することを可能とする。
請求項（抜粋）：
複数個の演算ブロックを選択して画面に表示し、前記演算ブロックのうち関連のある演算ブロック間の接続関係を前記画面上で示して制御ループを構成し、この制御ループを画面表示するプロセス制御ループ表示装置において、前記画面上で、前記演算ブロック及びこれらの間の前記接続関係を表す信号線により、前記制御ループをグラフィカルに表示する表示手段と、演算ブロックに接続される信号線が画面上他の演算ブロックを横切らないように且つ信号線同士が重ならないように定められた予め記憶された接続関係についての情報に従って、前記演算ブロック間の接続関係を表す信号線を演算し、この演算結果に応じて前記演算ブロックと前記信号線を前記画面に表示させる表示制御手段とを備えることを特徴とするプロセス制御ループ表示装置。
IPC (2件)：
G05B 11/01
, G06F 3/14 310
