特許
J-GLOBAL ID：200903096410540773
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-178469
公開番号（公開出願番号）：特開2001-007208
出願日： 1999年06月24日
公開日（公表日）： 2001年01月12日
要約：
【要約】【課題】 ダミーセルの内部配線に用いられている特定の配線層において、所望の機能実現のためのセル間配線領域が圧迫される。【解決手段】 チップ1上の基本ゲートにより構成したセルをアレイ状に配列した内部セル領域2内にセル内配線が第1配線層と第2配線層で形成された第1のダミーセル11〜18と第3配線層と第4配線層で形成された第2のダミーセル21〜25とを、チップ1の対角線11,12に沿って交互に配置する。これにより、第2のダミーセル21〜25が配置された部分の第1配線層と第2配線層においても、第2のダミーセルを構成するトランジスタとの接続のためのコンタクト孔部を除いて、論理機能実現のためのセル間配線に用いることができる配線領域を確保することができ、全てのダミーセル位置に第1のダミーセルを配置した場合に比べてセル間配線領域の圧迫を緩和している。
請求項（抜粋）：
基本ゲートにより構成したセルを複数含み且つn層(但し、nは4以上の整数)の配線層を備えた半導体集積回路装置であって、少なくとも所望の論理機能実現には直接関係しないセル(以下、ダミーセルという)複数個からなるダミーセル群を有し、n/2を越えない整数をm(但し、m≧2)としたとき、前記ダミーセル群は互いに重複することなく組み合わせて作られたm組の隣接する二つの配線層の組のそれぞれを用いてセル内配線を施したm種類のダミーセルを含むことを特徴とする半導体集積回路装置。
IPC (2件)：
FI (2件)：
H01L 21/82 B
, G06F 15/60 658 U
5B046AA08
, 5B046BA05
, 5B046BA06
, 5B046JA02
, 5F064DD15
, 5F064DD19
, 5F064DD26
, 5F064EE22
, 5F064EE24
