特許

J-GLOBAL ID：200903096417151438

非同期型論理を用いたFIFO

発明者： マステラー, スティーブン アール.
出願人/特許権者： テセウス ロジック, インコーポレイテッド
代理人 (1件)： 山本 秀策
公報種別：公表公報
出願番号（国際出願番号）：特願2000-568015
公開番号（公開出願番号）：特表2002-523857
出願日： 1999年08月27日
公開日（公表日）： 2002年07月30日
要約：

【要約】本発明は、非同期型ヌル変換論理(NCL)を用いた非同期型FIFO(226)であり、複数の非同期型システム(201、203)間のインターフェース(224、228)を最小の設計および検査で容易にする。複数のインターフェース、設定、待ち時間の最短化、およびデータストリーム処理能力も組み込まれる。

請求項（抜粋）：

先入れ先出し(FIFO)インターフェース回路であって、 第1のクロック信号により調節される2値論理信号を受信し、該2値論理信号を、ヌルレベルが挿入された非同期型デュアルレールデータレベルに変換するCBL/DRNインターフェース回路と、 該デュアルレールデータ信号を格納し、該デュアルレールデータ信号を読み出し可能にするデュアルレール非同期型バッファと、 該デュアルレール非同期型FIFOから該デュアルレールデータ信号を読み出し、該デュアルレールデータ信号を第2のクロック信号により調節される2値論理信号に変換するDRN/CBNインターフェース回路と、を備える回路。

IPC (4件)：

G11C 7/00 318 ,  G06F 5/06 ,  G06F 13/38 310 ,  G06F 13/42 320

FI (4件)：

G11C 7/00 318 B ,  G06F 5/06 Z ,  G06F 13/38 310 A ,  G06F 13/42 320 A

Fターム (7件)：

5B077DD00 ,  5B077DD07 ,  5B077FF02 ,  5B077GG02 ,  5B077GG16 ,  5B077MM01 ,  5B077NN07