特許
J-GLOBAL ID：200903096421196772
VLIW型演算処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-155190
公開番号（公開出願番号）：特開平5-197547
出願日： 1992年06月15日
公開日（公表日）： 1993年08月06日
要約：
【要約】【目的】VLIW型演算処理装置における複数命令並列処理の速度改善。【構成】先行する演算が実行中のため内容が確定していないレジスタ(オペランド)を後続の命令語が参照しようとする場合、あるいは後続命令語がまだ演算実行中の演算器を使用しようとする場合には、演算が完了して演算結果が確定するまで後続命令語の実行を待たせ、これらの場合以外では先行する命令語の演算が実行中であっても後続命令語を実行する制御を導入して、並列処理の効率を改善する。
請求項（抜粋）：
複数の命令語を含むVLIWを格納する格納手段と;前記VLIWに含まれる命令語数に対応した数の複数フィールドからなるパイプラインを有し、これらのパイプラインで前記VLIWに含まれる命令を独立に実行する実行手段と;前記実行手段により実行される各命令語のオペランドにより参照されるハードウエアリソースと;前記実行手段のあるフィールドで現在実行中の命令の実行結果を格納するための第1オペランドと、前記実行手段の各フィールドで現在実行しようとする命令により参照される第2オペランドとを比較し、前記第2オペランドが前記第1オペランドと一致するものを含む場合に、一致信号を提供する提供手段と;前記実行手段の各フィールドで命令実行が終了していない場合に、フィールド毎に未了信号を発生する発生手段と;前記提供手段からの前記一致信号と前記発生手段からの前記未了信号との論理積を前記実行手段の各フィールド毎にとり、何れかのフィールドが前記論理積に対して真をもたらす場合に命令取り込み禁止信号を出力し、全てのフィールドが前記論理積に対して疑をもたらす場合に命令取り込み信号を出力する出力手段と;前記出力手段が前記命令取り込み信号を出力するときは前記格納手段から前記実行手段の前記パイプラインへ前記VLIWに含まれる1以上の命令語を同時に転送し、前記出力手段が前記命令取り込み禁止信号を出力するときは前記格納手段から前記実行手段への前記VLIWの命令語転送を停止する手段とを具備したことを特徴とするVLIW型演算処理装置。
IPC (2件)：
G06F 9/38 310
, G06F 9/38 370
