半導体装置および該半導体装置を含むコンピュータシステム

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-251644
公開番号（公開出願番号）：特開平10-149682
出願日： 1997年09月17日
公開日（公表日）： 1998年06月02日
要約：

【要約】【課題】外部信号を高速に取り込み、クロック信号のデューティ比に依らず安定に動作する半導体装置およびコンピュータシステムを提供すること。【解決手段】外部信号ADDをレベルラッチでアドレスラッチ22に取り込み、外部信号が確定するタイミングにはレベルラッチはスルー状態であるように制御し、外部信号の確定期間内にレベルラッチをラッチ状態に制御し、更にラッチをスルー状態に切り替えるタイミングはチップ内部のパルス発生回路30により所望のタイミングに制御する手段を設ける。この構成によると、外部信号ADDの取り込みがセットアップタイミングから決まるため高速化できる。また、ラッチ期間をチップ内のパルス発生回路で制御するため外部クロックCLKのパルス幅に依らず安定に動作する。

請求項（抜粋）：

外部クロック信号により同期して動作し、外部からの入力信号を保持する手段を有する半導体装置において、入力信号の保持期間を外部クロック信号のパルス幅に無関係に任意に制御する保持期間制御信号を発生する保持期間制御信号発生回路を具備したことを特徴とする半導体装置。

IPC (2件)：

G11C 11/413 , G11C 11/417

FI (2件)：

G11C 11/34 J , G11C 11/34 305

引用特許：

審査官引用 (5件)

ダイナミック型RAM
公報種別：公開公報出願番号：特願平6-337975 出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
特開平4-085792
特開昭64-072394

全件表示

引用文献：

審査官引用 (1件)

A 2.5ns Clock Access 250MHz 256Mb SDRAM with a Syncronus Mirror Delay

前のページに戻る