特許
J-GLOBAL ID：200903096450381350
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-031223
公開番号（公開出願番号）：特開平5-235014
出願日： 1992年02月19日
公開日（公表日）： 1993年09月10日
要約：
【要約】 (修正有)【目的】N型エピタキシャル層3と埋込み金属領域4の間に、シリコンを主成分とする非晶質膜または多結晶膜の、ショットキー効果防止のための側壁5を形成することで、コレクタ直列抵抗を下げるとともに、素子の高集積化を図る。【構成】コレクタ電極直下のN型シリコンエピタキシャル層3にN+ 型低抵抗領域まで到達する溝を開けた後、その溝の側壁にシリコン非晶質膜5を形成する。続いて、溝の中に金属を充填し、埋込み金属領域4を形成する。
請求項（抜粋）：
第一導電型の半導体基板上に選択的に形成された第二導電型の島状領域と、該島状領域上に設けられ絶縁分離された第二導電型のエピタキシャル成長層を有し、該エピタキシャル層上に絶縁膜を有し、該絶縁膜から該第二導電型の島状領域に到達する選択的に形成された溝を有し、該溝の側壁にシリコンが主成分の単結晶膜以外の膜を有し、かつ前記側壁に単結晶膜以外の膜を有する溝が金属により充填されていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/331
, H01L 29/73
, H01L 29/44
