特許

J-GLOBAL ID：200903096455132358

浮動小数点数の仮数部の先行ゼロの数を検出する先行ゼロ2段及び多段検出ユニット、浮動小数点左シフト仮数正規化ユニット及び先行ゼロの数を検出する方法

発明者： ジャック・ティ・プーン
出願人/特許権者： インテル・コーポレーション
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平5-015869
公開番号（公開出願番号）：特開平6-236252
出願日： 1993年01月06日
公開日（公表日）： 1994年08月23日
要約：

【要約】【目的】 浮動小数点仮数の左シフト正規化で使用する多段階先行ゼロ検出器を提供する。【構成】 先行1の検出は、仮数を非重複セグメントにセグメント化することにより行うことができる。非ゼロ値ビットを含む最上位セグメントを検出して仮数内のセグメント位置に対応する出力ラインを起動する。第2レベルの検出で指定最上位セグメントを選択し、そのセグメント内の最上位非ゼロビットの位置を検出して各々がセグメント内のビット位置に対応した第2の組のライン内のラインを起動する。この先行ゼロ検出器は多段左シフトユニットと組み合わせて完全な左シフト正規化ユニットを形成する。

請求項（抜粋）：

(a) 非正規化バイナリコード化仮数を受け、前記仮数を大きさの順に配列した連続的な多ビット非重複セグメントにセグメント化し、配列したビットのセットで示された前記バイト内で前記バイトの各々について1つの非ゼロ値の存在を検出する第1段復号手段と、(b) 前記順序を示すビットに接続され、アサートされたビットを含む最上位バイトの位置を判定して前記最上位バイトを示す出力信号を出す第1段セグメント優先順位検出手段と、(c) 前記第1段優先順位検出器出力信号により制御され、前記非正規化仮数を示す入力ビットのストリングから最上位セグメントを選択する選択手段と、(d) 前記選択手段と接続され、前記選択された最上位セグメントから最上位のアサートされたビットの位置を判定し、前記ビット位置を示す出力信号を出す第2段ビット優先順位検出手段とからなる浮動小数点数の仮数部の先行ゼロの数を検出する先行ゼロ2段検出ユニット。