特許
J-GLOBAL ID：200903096464179456
半導体パッケージおよび実装回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-318222
公開番号（公開出願番号）：特開平10-163365
出願日： 1996年11月28日
公開日（公表日）： 1998年06月19日
要約：
【要約】【課題】 小形化が可能で、信頼性の高い実装を行える半導体パッケージおよび実装接続部の安定・信頼性が高い実装回路装置の提供。【解決手段】 半導体パッケージ16の発明は、一主面に外部接続端子9aが設けられた基板9と、前記外部接続端子9a面に突設させた円柱状の半田バンプ14と、前記基板9の他主面に搭載され、かつ前記外部接続端子9aに対応させて電気的に接続した半導体素子10と、前記基板9の外部接続端子9aおよび半田バンプ14とは絶縁隔離して同一面に一体的に配置され、かつ半田バンプ14による接続部の高さを一定に保持する基板支持台15とを備えていることを特徴とする。実装回路装置の発明は、上記構成の半導体パッケージ16を配線基板18に実装・接続するか、あるいは配線基板18面側に半導体パッケージ16を支えるための基板支持台15,15′,15′′を配置しておくことを特徴とする。
請求項（抜粋）：
一主面に外部接続端子が設けられた基板と、前記外部接続端子面に突設させた円柱状の半田バンプと、前記基板の他主面に搭載され、かつ前記外部接続端子に対応させて電気的に接続した半導体素子と、前記基板の外部接続端子および半田バンプとは絶縁隔離して同一面に一体的に配置され、かつ半田バンプによる接続部の高さを一定に保持する基板支持台とを備えていることを特徴とする半導体パッケージ。
IPC (2件)：
FI (2件)：
H01L 23/12 L
, H01L 23/50 R
