特許
J-GLOBAL ID：200903096474277782
ゼロ調整回路
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平10-075324
公開番号（公開出願番号）：特開平11-271364
出願日： 1998年03月24日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】 ゼロ調整を実施する際、人的工数を必要とせずアナログ出力を行う増幅回路にも対応が可能なゼロ調整回路を提供する。【解決手段】 増幅器の出力信号がゼロとなるべき信号を入力した時に出力信号として得られるオフセット電圧から、ゼロ調整用補正値を演算する演算回路と、前記ゼロ調整用補正値を増幅器の入力信号に加算する加算手段を備え、前記ゼロ調整用補正値を入力信号に加算してゼロ調整を実施する。
請求項（抜粋）：
増幅器の出力信号がゼロとなるべき信号を入力した時に出力信号として得られるオフセット電圧から、ゼロ調整用補正値を演算する演算回路と、前記ゼロ調整用補正値を入力信号に加算する加算手段を備え、前記ゼロ調整用補正値を入力信号に加算して増幅器のゼロ調整を実施することを特徴とするゼロ調整回路。
IPC (2件)：
FI (2件)：
G01R 19/00 N
, H03F 3/34 B
