半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：野河信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2002-197565
公開番号（公開出願番号）：特開2004-039985
出願日： 2002年07月05日
公開日（公表日）： 2004年02月05日
要約：

【課題】簡便な製造工程で、高集積化を十分に図ることができる高耐圧MOSトランジスタとして機能し得る半導体装置及びその製造方法を提供することを目的とする。【解決手段】半導体基板1と、半導体基板1内に形成された第1及び第2トレンチ2、3と、第1及び第2トレンチ2、3に絶縁膜が埋設されて形成された素子分離領域と、第1及び第2トレンチ2、3に接し、第1及び第2トレンチ2、3よりも浅い第3トレンチ5と、第3トレンチ5内にゲート酸化膜8を介して埋め込まれた埋め込みゲート電極9と、第3トレンチ5の側面にのみ配置する電界緩和層7と、第3トレンチ5の底面に配置するチャネル領域11と、半導体基板1表面であって、埋め込みゲート電極9の両側に配置されたソース/ドレイン領域10とからなる半導体装置。【選択図】図1

請求項（抜粋）：

半導体基板と、前記半導体基板内に形成された第1及び第2トレンチと、該第1及び第2トレンチに絶縁膜が埋設されて形成された素子分離領域と、前記第1及び第2トレンチに接し、第1及び第2トレンチよりも浅い第3トレンチと、該第3トレンチ内にゲート酸化膜を介して埋め込まれた埋め込みゲート電極と、前記第3トレンチの側面にのみ配置する電界緩和層と、前記第3トレンチの底面に配置するチャネル領域と、前記半導体基板表面であって、埋め込みゲート電極の両側に配置されたソース/ドレイン領域とからなることを特徴とする半導体装置。

IPC (6件)：

H01L29/78 , H01L21/265 , H01L21/76 , H01L29/41 , H01L29/423 , H01L29/49

FI (6件)：

H01L29/78 301V , H01L21/76 L , H01L29/58 G , H01L29/44 L , H01L21/265 R , H01L21/265 V

Fターム (54件)：

4M104AA01 , 4M104AA02 , 4M104AA03 , 4M104AA05 , 4M104AA06 , 4M104BB01 , 4M104BB40 , 4M104DD26 , 4M104FF01 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 5F032AA44 , 5F032AA45 , 5F032CA17 , 5F032CA20 , 5F032DA02 , 5F032DA23 , 5F032DA24 , 5F032DA33 , 5F032DA43 , 5F140AA25 , 5F140AA40 , 5F140AB03 , 5F140BA03 , 5F140BA06 , 5F140BA07 , 5F140BA09 , 5F140BB06 , 5F140BC15 , 5F140BE03 , 5F140BE07 , 5F140BF01 , 5F140BF04 , 5F140BF43 , 5F140BF51 , 5F140BF60 , 5F140BG28 , 5F140BG31 , 5F140BG40 , 5F140BH05 , 5F140BH14 , 5F140BH25 , 5F140BH26 , 5F140BJ05 , 5F140BJ27 , 5F140BK02 , 5F140BK13 , 5F140BK14 , 5F140BK25 , 5F140CB04 , 5F140CC12 , 5F140CE07 , 5F140CF05

引用特許：

出願人引用 (5件)

特開平3-211883
特開昭63-197375
特開平3-138951

全件表示

審査官引用 (5件)

特開平3-211883
特開昭63-197375
特開平3-138951

全件表示

前のページに戻る