特許

J-GLOBAL ID：200903096513767865

半導体製造方法

発明者： ヨン・チェン ,  スコット・ダブリュ・コージン ,  セオドア・アイ・カミンズ ,  マイケル・ジェイ・ルドワイズ ,  ピエール・エイチ・マーツ ,  シン-ユアン・ワン
出願人/特許権者： アジレント・テクノロジーズ・インク
代理人 (1件)： 加藤 公久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-361002
公開番号（公開出願番号）：特開2000-195798
出願日： 1999年12月20日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】格子定数が大幅に異なる基板上にIII-V族層を成長させるための改良された方法を提供することができる。【解決手段】第1の材料を含む結晶層を格子定数が異なる第2の材料の結晶基板の成長表面に成長させ、埋め込み層が、成長表面を含む基板の層を基板の残りの部分から分離するように、第2の材料の結晶化によって第1の材料の結晶格子に欠陥が生じる厚さよりも薄い分離される層を、基板に生成する。次に、第2の材料が、成長温度で、成長表面上に堆積させられる。

請求項（抜粋）：

第2の材料を含む結晶基板の成長表面に、前記第2の材料と格子定数の異なる第1の材料を含む結晶層を成長させる方法であって、前記成長層を含む前記基板の層を前記基板の残りの部分から分離する埋め込み層を前記基板に生成するステップと、成長温度で、前記成長表面に前記第2の材料を堆積させるステップが含まれており、前記基板の前記分離される層の厚さが、前記第1の材料の結晶格子が前記第2の材料の結晶化に応答して変形する厚さより薄いことと、前記埋め込み層が、前記基板の残りの部分を変形させずに、前記変形を可能にするほど十分に展性のあることを特徴とする方法。

IPC (2件)：

H01L 21/205 ,  H01L 33/00

FI (2件)：

H01L 21/205 ,  H01L 33/00 C