特許
J-GLOBAL ID:200903096518124911

耐久試験装置

発明者:
出願人/特許権者:
代理人 (1件): 小谷 悦司 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-257243
公開番号(公開出願番号):特開2000-089817
出願日: 1998年09月10日
公開日(公表日): 2000年03月31日
要約:
【要約】【課題】 電子制御装置の耐久試験を好適に行えるようにする。【解決手段】 入力信号パターン発生部31はECU1への入力信号パターンを発生させるもので、スイッチ部32は入力信号パターンに従ってECU1の入力部13〜15に入力される信号と同一の模擬入力信号を発生させるもので、これらによって模擬入力信号発生手段が構成される。監視手段34は模擬入力信号に応じてECU1の出力部16,17から出力される動作信号により作動するアクチュエータ部33の作動状態を監視し、模擬入力信号に対して作動状態が正常であるか異常であるかを判定する。CPU41は動作試験の実行毎にその回数をカウントするとともに、監視手段34により作動状態が異常であると判定されたときの動作試験の回数及び当該動作信号の異常内容をCRT39に併記表示する。
請求項(抜粋):
入力部への入力信号に応じて出力部から動作信号をアクチュエータに送出して当該アクチュエータの動作を制御する電子制御装置の動作試験を繰り返し実行させる耐久試験装置であって、上記動作試験として模擬入力信号を上記入力部に入力させる模擬入力信号発生手段と、上記模擬入力信号に応じて上記出力部から出力される動作信号を監視し、入力された上記模擬入力信号に対して上記動作信号が正常であるか異常であるかを判定する監視手段と、表示手段と、動作試験の実行毎にその回数をカウントするカウント手段と、上記監視手段により上記動作信号が異常であると判定されたときの上記動作試験の回数及び当該動作信号の異常内容を上記表示手段に表示させる異常表示制御手段とを備えたことを特徴とする耐久試験装置。

前のページに戻る