特許

J-GLOBAL ID：200903096518573490

半導体集積回路

発明者： 大竹 誠治
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-154246
公開番号（公開出願番号）：特開平10-004143
出願日： 1996年06月14日
公開日（公表日）： 1998年01月06日
要約：

【要約】【課題】 2つのMOSFET素子を共通の島領域内に集積化して共通ドレインとすることによりドレイン抵抗を減じて回路損失の低減を図る。【解決手段】 基板11上に形成したエピタキシャル層12を分離して島領域15を形成し、島領域15表面にP型の拡散領域16a、16b、ソース領域17、そしてゲート電極18a、18bを形成する。電極配線により第1と第2のMOSFET素子5、6を形成する。島領域15を共通ドレインとすることにより両者のドレイン接続を実現する。

請求項（抜粋）：

ドレインが互いに接続され、2次電池に直列に接続されると共に前記2次電池の充放電を制御する少なくとも2つのDSA(Double Diffused Self Alignment)型MOSトランジスタを具備する半導体装置であって、一導電型の半導体基板の上に形成した逆導電型のエピタキシャル層を一導電型の分離領域により接合分離して島領域とし、1つの前記島領域に、チャンネルとなる一導電型の拡散領域と逆導電型のソース領域及びゲート電極を形成して前記2つのDSA型MOSトランジスタを形成し、前記2つのトランジスタの第1のゲートと第2のゲートの間に逆導電型の共通ドレイン領域を設けて、前記2つのトランジスタのドレインを互いに接続したことを特徴とする半導体集積回路。

IPC (3件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (2件)：

H01L 27/08 102 B ,  H01L 29/78 301 D