特許
J-GLOBAL ID：200903096540588930
デュアルポートデータキャッシュメモリ
発明者：
出願人/特許権者：
代理人 (1件)：
小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-337348
公開番号（公開出願番号）：特開平6-259323
出願日： 1993年12月28日
公開日（公表日）： 1994年09月16日
要約：
【要約】【目的】 キャッシュメモリへ又はそれからのデータの転送を改良した方法及びシステムを提供する。【構成】 本発明によれば、ローカルプロセサ専用の1つのポートとシステム専用の別のポートとを具備するデュアルポートデータキャッシュが提供される。このデュアルポートデータキャッシュは、「バーストモード」とすることにより一つ又はそれ以上のラインのエントリを高速で転送することが可能である。バーストモードは、読取動作又は書込み動作のいずれかにおいて使用することが可能である。最初のアドレスを内部的にラッチし、且つ全データ転送期間中に、メモリアレイ内の一本のワードラインを活性化させる。各動作に対して別のアドレスを与える必要性なしに、多数の列アドレスを介してサイクル動作を行ない且つアクセスを行なうために制御回路が使用される。
請求項（抜粋）：
デュアルポートデータキャッシュメモリにおいて、複数個のエントリを具備するデュアルポートメモリアレイが設けられており、前記複数個のエントリの各々は対応するアドレスを有しており、前記デュアルポートメモリアレイへのエントリを読取り且つ書込むことの可能な第一メモリポートが設けられており、前記メモリポートはプロセサによって使用され、前記デュアルポートメモリアレイへのエントリを読取り且つ書込むことの可能な第二メモリポートが設けられており、前記第二メモリポートはシステムによって使用され、前記複数個のアドレスのうちの選択した1つを受取ることに応答して前記第二メモリポートを介して前記複数個のエントリのうちの少なくとも1つのラインの高速転送を開始する制御回路が設けられている、ことを特徴とするデュアルポートデータキャッシュメモリ。
IPC (3件)：
G06F 12/08
, G11C 11/41
, G11C 11/401
G11C 11/34 Z
, G11C 11/34 362 G
