特許

J-GLOBAL ID：200903096546325086

半導体装置及びその製造方法

発明者： 平田 宏治 ,  望月 和浩 ,  岡 徹 ,  増田 宏 ,  田上 知紀
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-169927
公開番号（公開出願番号）：特開平11-016924
出願日： 1997年06月26日
公開日（公表日）： 1999年01月22日
要約：

【要約】【課題】高性能で信頼性の高い半導体装置及びその製造方法を提供する。【解決手段】高ドープn型GaAs層と高ドープn型InGaAs層からなるサブコレクタ層を形成後、コレクタ電極を形成し、この電極をマスクとしてInGaAs層を除去した後、コレクタ層,ベース層,エミッタ層を結晶再成長する。また、トランジスタ領域を規定した絶縁膜マスクを形成後に結晶成長することにより、絶縁膜上に形成される高抵抗化合物多結晶半導体を素子間分離領域と寄生コレクタ領域に用いる。

請求項（抜粋）：

半導体基板上に形成され、第1導電型の化合物半導体からなる第1の層と、上記第1の層の周囲に接して、かつ前記半導体基板上に形成された絶縁膜と、上記絶縁膜上に形成され、前記第1の層と接し、抵抗率が1MΩcm以上の多結晶化合物半導体からなる第2の層と、前記第1の層上に形成され、第1の層を構成する化合物半導体より禁制帯幅の小さい第1導電型を有する化合物半導体からなる第3の層と、上記第3の層上に形成された第1電極と、上記第1電極上に形成された抵抗率が1MΩcm以上の多結晶化合物半導体からなる第4の層と、前記第1の層上に形成され、前記第1電極と前記第4の層と接して形成された第1導電型の化合物半導体からなる第5の層と、上記第5の層上に形成され、第1導電型の化合物単結晶半導体からなる第6の層と、上記第6の層上に形成され、第1の導電型とは異なる第2導電型を有する化合物単結晶半導体からなる第7の層と、上記第7の層上に形成され、上記第7の層を構成する化合物単結晶半導体と禁制帯幅が異なり、第1導電型を有する化合物単結晶半導体からなる第8の層と、前記第7の層,前記第8の層にそれぞれ電気的に接続された第2電極,第3電極とを含んで構成されているヘテロ接合バイポーラトランジスタを有することを特徴とする半導体装置。

IPC (6件)：

H01L 21/331 ,  H01L 29/73 ,  H01L 21/8222 ,  H01L 27/06 ,  H01L 27/15 ,  H01L 29/205

FI (4件)：

H01L 29/72 ,  H01L 27/15 B ,  H01L 27/06 101 B ,  H01L 29/205