特許

J-GLOBAL ID：200903096559663533

画素異常検出回路組込み型表示装置

発明者： 青山 啓一
出願人/特許権者： 松下電工株式会社
代理人 (1件)： 安藤 淳二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-212926
公開番号（公開出願番号）：特開2001-042786
出願日： 1999年07月27日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】 低コストでしかも高精度の表示素子の異常が検出できるとともに、余分な出力端子を必要としない画素異常検出回路組込み型表示装置を提供する【解決手段】 予め定められた所定電圧以上になると発光を行なう表示素子4-1,4-2,4-nを、複数個直列に接続した画素構成を有する表示装置1において、前記表示素子4-1,4-2,4-nの最低発光可能電圧より予め定めらた所定の低い電圧を表示素子4-1,4-2,4-nに印加する電圧可変テスト回路部5を設けたことを特徴とする。

請求項（抜粋）：

予め定められた所定電圧以上になると発光を行なう表示素子を、複数個直列に接続した画素構成を有する表示装置において、前記表示素子の最低発光可能電圧より予め定めらた所定の低い電圧を表示素子に印加する電圧可変テスト回路部を設けたことを特徴とする画素異常検出回路組込み型表示装置。

IPC (3件)：

G09F 9/00 352 ,  G09G 3/32 ,  H01L 33/00

FI (3件)：

G09F 9/00 352 ,  G09G 3/32 A ,  H01L 33/00 J

Fターム (21件)：

5C080AA07 ,  5C080BB05 ,  5C080CC01 ,  5C080DD15 ,  5C080EE25 ,  5C080FF09 ,  5C080GG02 ,  5C080GG09 ,  5C080HH14 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05 ,  5F041AA46 ,  5F041BB13 ,  5F041FF06 ,  5G435AA19 ,  5G435BB04 ,  5G435CC09 ,  5G435GG23 ,  5G435GG26