特許
J-GLOBAL ID：200903096562581416
半導体集積装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-201658
公開番号（公開出願番号）：特開平6-052681
出願日： 1992年07月29日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】フォールディッドビットライン方式のDRAMにおいて、ワード・ビットラインのショート不良を冗長回路にて置換したとき、スタンバイ電流不良となるのを防ぐこと。【構成】フォールディッドビットライン方式のビットラインを非活性状態になった直後、フローティングにして、バランスさせることで、1/2・VCCにさせる。これにより、ワード・ビットラインのショートが発生しても、不良のビットラインの電荷がワードに抜かれ、一瞬電流が流れるだけで、スタンバイ電流不良になることはなく、冗長回路にて置換すると良品となり、不良となるのを防ぐ。
請求項（抜粋）：
活性状態から非活性状態に移行した直後に、メモリセル情報の差動増幅回路とビット線対とをトランスファーゲートを介して開放する手段と、その後前記ビット線対をトランスファーゲートを介しバランスさせかつ前記非活性状態では前記ビット線対をフローティングにしている手段と、前記活性状態になった後、前記セル選択のワードラインが高レベルになるまでに前記ビット線対を所望の初期電圧に充電する手段を備えたことを特徴とする半導体集積装置。
IPC (2件)：
G11C 11/401
, G11C 29/00 301
