特許
J-GLOBAL ID：200903096597009103
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-157246
公開番号（公開出願番号）：特開2000-349617
出願日： 1999年06月04日
公開日（公表日）： 2000年12月15日
要約：
【要約】【課題】 レベル変換回路を低消費電力化、ならびに小面積化しながら、安定して低電源電圧振幅の入力信号を高電源電圧振幅の信号にレベル変換する。【解決手段】 レベル変換回路1にローレベルの信号が入力されると、トランジスタ12,9がOFF、ONし、ノードeがハイレベルになり、トランジスタ4がOFFする。ノードdはローレベルなのでノードfの出力がローレベルとなる。レベル変換回路1にハイレベル(降圧電源電圧VDL)の信号が入力されると、トランジスタ12,9がON、OFFする。ノードeはローレベルになりトランジスタ4がONし、ノードdがハイレベルに近づき、ノードeがローレベルとなる。トランジスタ4はよりONしてノードdがハイレベルになり、ノードfにレベル変換されたハイレベル(電源電圧VCC)の信号が出力される。
請求項（抜粋）：
第1の電源電圧が動作電圧として供給され、入力部に入力信号が入力される第1のインバータと、前記第1のインバータの出力部が入力部に接続され、第1の電源電圧が動作電圧として供給される第2のインバータと、前記第2のインバータの出力部がゲートに接続され、ソースが基準電位に接続されたNチャネルMOSからなる第1のトランジスタと、前記第1のトランジスタにおけるドレインがゲートに接続され、ソースに第1の電源電圧よりも高い第2の電源電圧が供給されるPチャネルMOSからなる第2のトランジスタと、前記第2のトランジスタのドレインがドレインに接続され、ソースが基準電位に接続され、ゲートに前記第1のインバータの出力部が接続されるNチャネルMOSからなる第3のトランジスタと、前記第2のトランジスタのドレインに入力部が接続され、第2の電源電圧が動作電圧として供給される第3のインバータと、前記第3のインバータの出力部、ならびに前記第1のトランジスタのドレインが入力部に接続され、第2の電源電圧が動作電圧として供給される第4のインバータとよりなるレベル変換手段を備えたことを特徴とする半導体集積回路装置。
Fターム (10件)：
5J056AA00
, 5J056AA11
, 5J056BB17
, 5J056BB47
, 5J056BB57
, 5J056DD13
, 5J056DD29
, 5J056DD55
, 5J056EE07
, 5J056EE15
