特許
J-GLOBAL ID：200903096605016718
中央処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
西教 圭一郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-195514
公開番号（公開出願番号）：特開平5-040630
出願日： 1991年08月05日
公開日（公表日）： 1993年02月19日
要約：
【要約】【目的】 設計に要する期間と人的資源とが格段に軽減され、総合的な開発の効率化を図ることができる集積回路に関する構成方式を提供することである。【構成】 32ビットCPU2を構成するに際して、予め内部構成が決定され規格化された16ビットCPU1a,1bを用いて、内部バスライン5で相互に接続する。32ビットCPU2のマイクロプログラムは各16ビットCPU1a,1bのマイクロプログラム部に分離、分散して配置され、各16ビットCPU1a,1bは32ビット命令を区分して得られる各16ビットCPU1a,1bに対応する各16ビットの命令部分を実行する。
請求項（抜粋）：
予め定めるビット数mのデータ長に対応する内部回路をそれぞれ有する複数のmビットの中央処理部を相互にバスラインで接続して、mビットより大きなnビットのデータ長を有するnビット長の中央処理部を構成することを特徴とする中央処理装置。
IPC (3件)：
G06F 9/38 370
, G06F 12/04 510
, G06F 15/16 390
