特許

J-GLOBAL ID：200903096605072774

マルチプロセッサシステム

発明者： 田上 勝巳
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 勇
公報種別：公開公報
出願番号（国際出願番号）：特願平4-072471
公開番号（公開出願番号）：特開平5-233443
出願日： 1992年02月21日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】 共有メモリ内データとデータキャッシュ内データの整合性を確保できるマルチプロセッサシステムを得ることを目的とする。【構成】 データキャッシュ11,21を備えた複数のプロセッサ1,2と、共通バス4を介して各プロセッサ1,2と接続されている共有メモリ3とから構成されるマルチプロセッサシステムにおいて、各プロセッサ1,2が共通バス4上に共有メモリ3への書き込み信号を検出すると,その書き込みアドレスのデータがデータキャッシュ11,21に保持されているかどうかをチェックし,保持されていればデータキャッシュ11,21内の当該データをクリアするキャッシュ管理手段12,22を具備する。

請求項（抜粋）：

データキャッシュを備えた複数のプロセッサと、共通バスを介して各プロセッサと接続されている共有メモリとから構成されるマルチプロセッサシステムにおいて、前記各プロセッサが共通バス上に前記共有メモリへの書き込み信号を検出すると,その書き込みアドレスのデータが前記データキャッシュに保持されているかどうかをチェックし,保持されていれば前記データキャッシュ内の当該データをクリアするキャッシュ管理手段を具備することを特徴とするマルチプロセッサシステム。