半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：作田康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-269636
公開番号（公開出願番号）：特開2003-077900
出願日： 2001年09月06日
公開日（公表日）： 2003年03月14日
要約：

【要約】 (修正有)【課題】露光限界を超えた50nm以下の寸法のゲート電極加工を低コスト、高歩留まりで実現するエッチング方法を提供する。【解決手段】微細化に伴うレジストの薄膜化の問題とゲート電極細線化での下地抜けに起因する細線化量不足の問題、特殊なマスク構造、ゲート構造を用いた場合での半導体製造工程の複雑化の問題は、レジスト選択性の高いゲート電極細線化とマスク形成における細線化を併せて使用することで解決する。また、それらの細線化工程、ドライクリーニング工程を真空内で行うことで、歩留まりを低下させる主原因である装置間搬送で発生する異物、汚染の問題を解決し、ドライエッチングで残留するハロゲン化水素化合物の吸水を防止し、ウェット洗浄の省略、もしくは簡素化して、洗浄工程挿入によるスループットの低下や洗浄溶液COO増加の問題を解決する。さらに、寸法検査工程または、汚染検査工程も真空内で行う。

請求項（抜粋）：

ゲート電極を形成する膜上に、マスク層を形成した後、回路パターンをマスク層に転写する露光工程と、該マスク層の開口寸法を露光工程完了の寸法より縮小するマスク細線化工程と、前記マスク寸法より小さいゲート電極を形成するゲート電極エッチング細線化工程とから構成される半導体装置製造方法であって、前記マスク細線化工程と前記ゲート電極エッチング細線化工程とを同一処理室内で異なる条件で行うことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/3065 , H01L 21/28 , H01L 29/43 , H01L 29/78

FI (4件)：

H01L 21/28 F , H01L 21/302 J , H01L 29/78 301 G , H01L 29/62 G

Fターム (51件)：

4M104BB01 , 4M104BB18 , 4M104CC05 , 4M104DD65 , 4M104DD71 , 4M104EE05 , 4M104EE16 , 4M104EE17 , 4M104GG09 , 4M104HH14 , 5F004AA02 , 5F004BA14 , 5F004BA20 , 5F004BC01 , 5F004BC06 , 5F004BC08 , 5F004BD01 , 5F004BD03 , 5F004BD07 , 5F004CA01 , 5F004CA03 , 5F004DB00 , 5F004DB02 , 5F004DB03 , 5F004DB26 , 5F004EA22 , 5F004EB08 , 5F004FA02 , 5F140AA39 , 5F140AA40 , 5F140BA01 , 5F140BF01 , 5F140BF04 , 5F140BF11 , 5F140BF14 , 5F140BF18 , 5F140BF20 , 5F140BF21 , 5F140BF27 , 5F140BF42 , 5F140BG08 , 5F140BG20 , 5F140BG22 , 5F140BG38 , 5F140BG39 , 5F140BH15 , 5F140BK03 , 5F140BK13 , 5F140BK14 , 5F140CE10 , 5F140CE14

前のページに戻る