特許
J-GLOBAL ID：200903096629160593
遅延時間計算装置及び遅延時間計算方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-211785
公開番号（公開出願番号）：特開平5-055384
出願日： 1991年08月23日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】 MOSトランジスタからなる論理機能ブロックの入力から出力に至るまでの信号伝播遅延時間を正確に計算することができる遅延時間計算装置及び方法を得る。【構成】 遅延パラメータ計算部13は、レイアウトパターン情報D12に基づき入力スルーレートtrを計算し、スルレートtrに遅延パラメータ関数K(tr)を当てはめることにより、遅延パラメータKを決定する。そして、出力インピーダンス計算部15は、容量集中定数Cと遅延パラメータKに基づくことにより、精度の高い出力マクロセル21のインピーダンスRSを計算し、遅延時間計算部6は出力インピーダンスRSを重要パラメータとした計算式を演算することにより、遅延時間DTを計算する。【効果】 正確な遅延時間を求めることができる。
請求項（抜粋）：
MOSトランジスタからなる論理機能ブロックの入力から出力に至る信号伝播遅延時間を計算する遅延時間計算装置であって、前記論理機能ブロックの入力部から出力部に至るまでのレイアウトパターンを含む配置配線結果を付与する配置配線結果付与手段と、種々の論理機能ブロックに対応して、入力スルーレートの関数である少なくとも1つの遅延パラメータを格納した遅延パラメータ格納手段と、前記配置配線結果に基づき、前記論理機能ブロックの出力側配線部のRC集中定数を算出するRC集中定数計算部と、前記論理機能ブロックに対応した遅延パラメータを選択遅延パラメータとして前記遅延パラメータ格納手段から取り込むとともに、前記配置配線結果に基づき、前記論理機能ブロックの入力スルーレートを求め、該入力スルーレートにおける該選択遅延パラメータの値を選択遅延パラメータ決定値として出力する遅延パラメータ決定手段と、前記RC集中定数の容量成分及び前記選択遅延パラメータ決定値に基づき、所定の出力インピーダンス計算式より前記論理機能ブロックの出力インピーダンスを算出する出力インピーダンス計算手段と、前記RC集中定数及び前記出力インピーダンスに基づき、所定の遅延時間計算式より前記信号伝播遅延時間を計算する遅延時間計算手段とを備えた遅延時間計算装置。
IPC (2件)：
FI (2件)：
H01L 21/82 P
, H01L 27/06 102 Z
