特許

J-GLOBAL ID：200903096648422671

多層配線基板への半導体チップの実装方法

発明者： 小林 和貴 ,  佐々木 正行
出願人/特許権者： 新光電気工業株式会社
代理人 (1件)： 松田 宗久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-259563
公開番号（公開出願番号）：特開2000-091382
出願日： 1998年09月14日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】 上端が開口した有底筒状の導体ビアの内側空間に残存する空気により、最上層の絶縁層に脹らみやクラックが生ずるのを防ぐことのできる多層配線基板への半導体チップの実装方法を得る。【解決手段】 多層配線基板10の最上層の絶縁層80に上端が開口した有底筒状の導体ビア50の空の状態の内側空間を露出させた貫通穴70を設ける。そして、半導体チップの電極に形成された導体バンプを最上層の絶縁層80に設けられた透孔40に露出した導体パッド92に接続等するために、多層配線基板10を加熱した際に、導体ビア50の空の状態の内側空間に存在する加熱されて膨張した空気を、最上層の絶縁層80に設けられた貫通穴70を通して、外気中に逃がす。そして、その膨張した空気により、最上層の絶縁層80に脹らみやクラックが生ずるのを防ぐ。

請求項（抜粋）：

絶縁層と導体パターンとが交互に積み上げられて形成された多層配線基板に半導体チップをフリップチップ実装する半導体チップの実装方法であって、次の工程を含むことを特徴とする多層配線基板への半導体チップの実装方法。A.前記の多層配線基板のソルダーレジスト層を構成する最上層の絶縁層に、該絶縁層直下の最上層の導体パターンに形成された導体パッドを露出させた透孔と、その最上層の導体パターンとその下方の導体パターンとを前記の絶縁層を上下に貫いて電気的に接続している上端が開口した有底筒状の導体ビアの空の状態の内側空間を露出させた貫通穴とを設ける工程。B.前記の透孔に露出した導体パッドに、半導体チップの電極に形成された導体バンプを電気的に接続して、その半導体チップを前記の多層配線基板にフリップチップ実装する工程。C.前記の半導体チップとその下方の多層配線基板との間にアンダーフィル材を充填して、そのアンダーフィル材を介して、半導体チップを多層配線基板に接着すると共に、半導体チップの下方又は/及びその周辺部に配置された前記の貫通穴と該貫通穴に露出した導体ビアの空の状態の内側空間にアンダーフィル材を満たす工程。

IPC (2件)：

H01L 21/60 311 ,  H01L 23/12

FI (2件)：

H01L 21/60 311 S ,  H01L 23/12 L

Fターム (4件)：

5F044KK07 ,  5F044KK11 ,  5F044LL04 ,  5F044QQ01