特許
J-GLOBAL ID:200903096648759064
非対称MOSデバイスおよびその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
五十嵐 孝雄 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-347275
公開番号(公開出願番号):特開平8-236758
出願日: 1995年12月13日
公開日(公表日): 1996年09月13日
要約:
【要約】【課題】 耐パンチスルー性のある高性能なMOSトランジスタデバイスを提供する。【解決手段】 本発明の低閾値電圧MOSデバイスは、非対称ハロー注入領域を含む。非対称ハロー注入は、デバイスのソースまたはドレインの下側に位置し、デバイスのチャンネル領域に隣接するソース(またはドレイン)の端部付近に位置するポケット領域を形成する。このポケット領域は、デバイスのバルク領域と同じ導電タイプ(ドーパント濃度はより高い)を有しており、デバイスのソース領域やドレイン領域とは反対の導電タイプを有している。ソースとドレインの一方のみが主要なポケット領域を有している。非対称ハローデバイスは、2つの擬似MOSデバイス(ソースFETとドレインFET)の直列接続と同様に動作する。ポケット注入領域がソースの下側に位置している時には、ソースFETはドレインFETよりも高い閾値電圧を有し、ずっと短い実効チャンネル長を有する。
請求項(抜粋):
半導体基板上の非対称MOSデバイスであって、第1導電型の平均ドーパント濃度を有するバルク領域と、前記バルク領域内に位置し、チャンネル領域によって互いに分離された第2導電型のドーパント濃度を有するソース領域およびドレイン領域と、前記ソース領域とドレイン領域の一方に隣接し、前記チャンネル領域に近接する、前記第1導電型のドーパント濃度を有する非対称ハロー領域と、前記チャンネル領域の上に配置されたゲートとを備え、前記MOSデバイスのオン電流とオフ電流との比が約105 以下であることを特徴とする非対称MOSデバイス。
前のページに戻る